JPS6347925A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6347925A JPS6347925A JP61191706A JP19170686A JPS6347925A JP S6347925 A JPS6347925 A JP S6347925A JP 61191706 A JP61191706 A JP 61191706A JP 19170686 A JP19170686 A JP 19170686A JP S6347925 A JPS6347925 A JP S6347925A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- chip
- wafer
- photomask
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野〕
本発明は半導体装置の製造方法に関し特にそのウェハプ
ロセスにおいて、フォトレジストパターンを形成した後
、該形成位置が適切でな【ブればフォトレジストパター
ンを形成し直すことによりチップパターンの形成位置を
適切にするために、上記形成位置が適切がどうかの確認
を容易にするための方法に関する。
ロセスにおいて、フォトレジストパターンを形成した後
、該形成位置が適切でな【ブればフォトレジストパター
ンを形成し直すことによりチップパターンの形成位置を
適切にするために、上記形成位置が適切がどうかの確認
を容易にするための方法に関する。
チップパターンの形成位置は、ウェハに対するフォトマ
スクの位置によって決まる。第２図に、フォトマスクが
ウェハに対して正しく整列されたときにできるウェハ上
のチップパターンの配列が示されている。図示のように
、ウェハ１０の周辺部、即ち外周１１から一定の距離の
部分１２にはチップパターン１３は形成されない。これ
は、ウェハの外周部では膜付けが均一にできない等プロ
セス中の諸要因により、欠陥のないチップ（良品）を形
成することができないからでおる。そこで、チップパタ
ーンの配列設計に必たっては、すべてのチップパターン
が上記外周部１２より内側の部分即ち、有効エリア内に
形成されるようになされる。
スクの位置によって決まる。第２図に、フォトマスクが
ウェハに対して正しく整列されたときにできるウェハ上
のチップパターンの配列が示されている。図示のように
、ウェハ１０の周辺部、即ち外周１１から一定の距離の
部分１２にはチップパターン１３は形成されない。これ
は、ウェハの外周部では膜付けが均一にできない等プロ
セス中の諸要因により、欠陥のないチップ（良品）を形
成することができないからでおる。そこで、チップパタ
ーンの配列設計に必たっては、すべてのチップパターン
が上記外周部１２より内側の部分即ち、有効エリア内に
形成されるようになされる。
しかるに、ウェハに対して、マスクがずれると、チップ
パターンの一部が有効エリア外にはみ出し、有効エリア
外に形成されたチップは不良となる。
パターンの一部が有効エリア外にはみ出し、有効エリア
外に形成されたチップは不良となる。
従来、上記のようなマスクのずれによるチップパターン
の有効エリアからのはみ出しを適切に検知することがで
きず、チップの歩留りが悪いというう問題があった。
の有効エリアからのはみ出しを適切に検知することがで
きず、チップの歩留りが悪いというう問題があった。
本発明の目的はチップの歩留りを高めることができる半
導体装置の製造方法を提供することにある。
導体装置の製造方法を提供することにある。
（問題点を解決するための手段〕
本発明の製造方法においては、フォトレジストパターン
の形成に際し、チップパターンのほかにチップパターン
の周囲に有効確認マークを形成するためのマスクパター
ンを有するフォトマスクを用いて露光を行なうことを特
徴とする。
の形成に際し、チップパターンのほかにチップパターン
の周囲に有効確認マークを形成するためのマスクパター
ンを有するフォトマスクを用いて露光を行なうことを特
徴とする。
（作用）
こうすることにより、フ、ｔｌ〜マスクが正しく整列さ
れている場合には、すべての有効確認マークがウェハ上
に形成され、一方、フォトマスクがずれている場合には
有効確認マークの一部がウェハ外に投影される結果ウェ
ハ上には形成されないことどなる。従って有効確認マー
クの有無を顕微鏡等で判定することにより、チップパタ
ーンの有効エリア外へのはみ出しの有無を判定すること
ができる。有効エリア外へのはみ出しがあると判定され
たときは、いったんフォトレジストパターンを除去して
、フォトマスクのずれをなくし、再度フォトレジストパ
ターンを形成することができ、必要に応じて上記の操作
をくり返すことにより、チップパターンのはみ出しをな
くした上でウェハプロセスを進めることができる。
れている場合には、すべての有効確認マークがウェハ上
に形成され、一方、フォトマスクがずれている場合には
有効確認マークの一部がウェハ外に投影される結果ウェ
ハ上には形成されないことどなる。従って有効確認マー
クの有無を顕微鏡等で判定することにより、チップパタ
ーンの有効エリア外へのはみ出しの有無を判定すること
ができる。有効エリア外へのはみ出しがあると判定され
たときは、いったんフォトレジストパターンを除去して
、フォトマスクのずれをなくし、再度フォトレジストパ
ターンを形成することができ、必要に応じて上記の操作
をくり返すことにより、チップパターンのはみ出しをな
くした上でウェハプロセスを進めることができる。
言い換えると、フォトレジストパターンの形成後に、有
効確認マークによってチップパターンの配列精度を評価
し、評価結果に応じて、再処理を行ないおるいは次工程
に進むこととしている。これによって、最終的に不良品
となるチップを減らすことができ、歩留まりを高めるこ
とができる。
効確認マークによってチップパターンの配列精度を評価
し、評価結果に応じて、再処理を行ないおるいは次工程
に進むこととしている。これによって、最終的に不良品
となるチップを減らすことができ、歩留まりを高めるこ
とができる。
上記のにうに本発明は、フォトレジストパターンを形成
するに当り、チップパターンのほかに、チップパターン
の周囲に有効確認マークを形成するだめのマスクパター
ンを備えたフォトマスクを用いて露光を行なうものであ
る。一実施例では、上記有効確認マークを形成するため
のマスクパターンを備えたフォトマスクを用いての露光
は最初のフォトレジストパターンの形成の際に行なわれ
、上記の有効確認マークは、チップパターンの周囲に４
つ設けられ、互いに等距離をおいて配置されている。
するに当り、チップパターンのほかに、チップパターン
の周囲に有効確認マークを形成するだめのマスクパター
ンを備えたフォトマスクを用いて露光を行なうものであ
る。一実施例では、上記有効確認マークを形成するため
のマスクパターンを備えたフォトマスクを用いての露光
は最初のフォトレジストパターンの形成の際に行なわれ
、上記の有効確認マークは、チップパターンの周囲に４
つ設けられ、互いに等距離をおいて配置されている。
また、フォトマスクがウェハに正しく整列された場合、
有効確認マークからウェハの外周までの距離が、チップ
パターンの外周から有効エリアの外周までの距離に略一
致するようになっている。
有効確認マークからウェハの外周までの距離が、チップ
パターンの外周から有効エリアの外周までの距離に略一
致するようになっている。
第１図は最初のフォトレジストパターンの形成後のウェ
ハを示している。このうち、同図（ａ）はフ７ｔｔ〜マ
スクがウェハに対し正しく整列された場合を示し、同図
（ｂ）はフォトマスクがウェハに対してずれていた（投
影パターンがウェハの、図面上、左上方向にずれていた
〉場合を示している。
ハを示している。このうち、同図（ａ）はフ７ｔｔ〜マ
スクがウェハに対し正しく整列された場合を示し、同図
（ｂ）はフォトマスクがウェハに対してずれていた（投
影パターンがウェハの、図面上、左上方向にずれていた
〉場合を示している。
第１図（ａ）の場合には、４つの有効確認マーク１５が
すべてウェハ１０上に形成されてあり、顕微鏡で観察す
ると、４つの有効６′■２マーク１５がすべて観測でき
る。従って、フォトマスクがウェハ１０に対して正しく
整列されており、チップパターン１３がすべて有効エリ
ア１４内に位置していると判定することができる。
すべてウェハ１０上に形成されてあり、顕微鏡で観察す
ると、４つの有効６′■２マーク１５がすべて観測でき
る。従って、フォトマスクがウェハ１０に対して正しく
整列されており、チップパターン１３がすべて有効エリ
ア１４内に位置していると判定することができる。
一方、第１図（ｂ）の場合には、左上に位置するはずの
有効確認マークが存在せず（露光に際し、１５′ の位
置に投影された）、従って顕微鏡で観察すると、有効確
認マークが３つしか観測できず、左上のものが観測でき
ない。このことから、フォトマスクが左上にずれており
、チップパターンの一部（左上の部分）が有効エリアか
らはみ出していると判定することができる。
有効確認マークが存在せず（露光に際し、１５′ の位
置に投影された）、従って顕微鏡で観察すると、有効確
認マークが３つしか観測できず、左上のものが観測でき
ない。このことから、フォトマスクが左上にずれており
、チップパターンの一部（左上の部分）が有効エリアか
らはみ出していると判定することができる。
チップパターンがすべて有効エリア内におると判定され
たとぎは、次工程に進み一方チツブパターンのはみ出し
があると判定されたときは、フォトレジストパターンを
はがしてフォトレジス１〜を全面に塗布し、フォトマス
クのずれをなりシ（ずれの方内と逆方向に動か′ｇ＞再
度露光を行なってフォトレジストパターンを形成する。
たとぎは、次工程に進み一方チツブパターンのはみ出し
があると判定されたときは、フォトレジストパターンを
はがしてフォトレジス１〜を全面に塗布し、フォトマス
クのずれをなりシ（ずれの方内と逆方向に動か′ｇ＞再
度露光を行なってフォトレジストパターンを形成する。
即ち再処理を行なう。再処理の結果上記と同様有効確認
マークの観察によってチップパターンのはみ出しがなく
なったと判定されれば、次工程に進み、再びはみ出しが
おると判定されれば、再処理をくり返す。
マークの観察によってチップパターンのはみ出しがなく
なったと判定されれば、次工程に進み、再びはみ出しが
おると判定されれば、再処理をくり返す。
第３図（ａ）および（ｂ）は有効確認マークのパターン
の例を示す。同図（ａ＞のマーク２１のように単純な四
辺形でおってもよく、同図（ｂ）のマーク２２のように
複雑な形状とし、観察の際目立つようにしてもよい。
の例を示す。同図（ａ＞のマーク２１のように単純な四
辺形でおってもよく、同図（ｂ）のマーク２２のように
複雑な形状とし、観察の際目立つようにしてもよい。
以上のように本発明によれば、チップパターンのほかに
有効確認マークを形成するためのマスクパターンを有す
るフォトマスクを用いてフォトレジストパターンを形成
することとしたので、チップパターンの有効エリアから
のはみ出しを検知することができ、再処理によって該は
み出しをなくし、チップの歩留まりを向上させることが
できる。
有効確認マークを形成するためのマスクパターンを有す
るフォトマスクを用いてフォトレジストパターンを形成
することとしたので、チップパターンの有効エリアから
のはみ出しを検知することができ、再処理によって該は
み出しをなくし、チップの歩留まりを向上させることが
できる。
第１図（ａ＞および（ｂ）は本発明の製造方法における
最初のフォト−ジス１〜パターンの形成後のウェハを示
す概略平面図、第２図は従来の製造方法にあけるウェハ
上のチップパターンの配列を示す図、第３図（ａ）およ
び（ｂ）は有効確８３７−タの例を示す図である。 １０・・・ウェハ、１１・・・外周、１３・・・チップ
パターン、１４・・・有効エリア、１５．１５’ 、２
１゜２２・・・有効確認マーク。 １３：子ツプバターシ １４：有々カニリア ／り；有交力、ケ配官忍マーク チップパターンおよび°７有効確言２マーフ２゛形成さ
淑たつ玉へ躬ｆ固（α） ／２； ダトＩ弯畜さ だ：＋ツ７°、′でターン ｆ４；イ１交カニリア ウェハ上の子ツアノ寸ターン 釡２図
最初のフォト−ジス１〜パターンの形成後のウェハを示
す概略平面図、第２図は従来の製造方法にあけるウェハ
上のチップパターンの配列を示す図、第３図（ａ）およ
び（ｂ）は有効確８３７−タの例を示す図である。 １０・・・ウェハ、１１・・・外周、１３・・・チップ
パターン、１４・・・有効エリア、１５．１５’ 、２
１゜２２・・・有効確認マーク。 １３：子ツプバターシ １４：有々カニリア ／り；有交力、ケ配官忍マーク チップパターンおよび°７有効確言２マーフ２゛形成さ
淑たつ玉へ躬ｆ固（α） ／２； ダトＩ弯畜さ だ：＋ツ７°、′でターン ｆ４；イ１交カニリア ウェハ上の子ツアノ寸ターン 釡２図
Claims (1)
- 半導体ウェハ上にフォトレジストパターンを形成する
に際し、チップパターンのほかにチップパターンの周囲
に有効確認マークを形成するためのマスクパターンを有
するフォトマスクを用いて露光を行なうことを特徴とす
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61191706A JPS6347925A (ja) | 1986-08-18 | 1986-08-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61191706A JPS6347925A (ja) | 1986-08-18 | 1986-08-18 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6347925A true JPS6347925A (ja) | 1988-02-29 |
Family
ID=16279122
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61191706A Pending JPS6347925A (ja) | 1986-08-18 | 1986-08-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6347925A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100562223B1 (ko) * | 1997-09-25 | 2006-06-13 | 지멘스 악티엔게젤샤프트 | 반도체칩제조방법 |
-
1986
- 1986-08-18 JP JP61191706A patent/JPS6347925A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100562223B1 (ko) * | 1997-09-25 | 2006-06-13 | 지멘스 악티엔게젤샤프트 | 반도체칩제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5665495A (en) | Method for fabricating a semiconductor with a photomask | |
| JPS5968928A (ja) | 半導体装置の製造方法 | |
| US6724096B2 (en) | Die corner alignment structure | |
| JPH11327121A (ja) | ハーフトーン型位相シフトマスクの製造方法およびハーフトーン型位相シフトマスクのブランク | |
| JPH06324475A (ja) | レチクル | |
| KR960011264B1 (ko) | 반도체 소자의 접촉창 형태 확인 방법 | |
| JP3485481B2 (ja) | 半導体装置の製造方法 | |
| JPH0523490B2 (ja) | ||
| KR960014961B1 (ko) | 반도체 장치의 제조 방법 | |
| JPS5931852B2 (ja) | フォトレジスト露光用マスク | |
| JPH03167817A (ja) | 露光装置 | |
| JPS6215854B2 (ja) | ||
| KR0134169Y1 (ko) | 마스크 패턴 | |
| JPS63223750A (ja) | 露光用マスク | |
| KR960014964B1 (ko) | 반도체 장치의 제조 방법 | |
| JPS6258139B2 (ja) | ||
| JPH02197113A (ja) | 半導体装置の製造方法 | |
| JPH02154101A (ja) | 半導体装置の製造装置 | |
| JPS59231815A (ja) | 半導体装置の製造方法 | |
| JPS6146026A (ja) | 半導体装置の製造方法 | |
| JPH0684754A (ja) | ステップ・アンド・リピート露光方法 | |
| JPS6235101B2 (ja) | ||
| JPS60130122A (ja) | オ−トアライメント用ホトマスク | |
| JPS60192332A (ja) | 位置合わせマ−ク付き半導体基板及びこの基板のマ−ク位置検出方法 | |
| JPS6074519A (ja) | 電子ビ−ム露光における試料の位置合せ方法 |