JPS6348686A - メモリ−カ−ドを用いた記憶装置 - Google Patents
メモリ−カ−ドを用いた記憶装置Info
- Publication number
- JPS6348686A JPS6348686A JP61192559A JP19255986A JPS6348686A JP S6348686 A JPS6348686 A JP S6348686A JP 61192559 A JP61192559 A JP 61192559A JP 19255986 A JP19255986 A JP 19255986A JP S6348686 A JPS6348686 A JP S6348686A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- write
- memory card
- level
- semiconductor memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Storage Device Security (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、メモリーカードに対し、情報の読出しと書込
みとを行なうようにしたメモリーカードを用いた記憶装
置に関する。
みとを行なうようにしたメモリーカードを用いた記憶装
置に関する。
従来の技術
近年、カード状媒体内に超薄型の半導体メモリーを内蔵
したメモリーカードが実現し、このメモリーカードを用
いた記憶装置が実用化されている。
したメモリーカードが実現し、このメモリーカードを用
いた記憶装置が実用化されている。
このような記憶装置は、メモリーカードと制御装置とを
コネクタを介して接続し、半導体メモリーの情報を読込
んだり、半導体メモリーに情報の書込みを行なったりす
る。
コネクタを介して接続し、半導体メモリーの情報を読込
んだり、半導体メモリーに情報の書込みを行なったりす
る。
発明が解決しようとする問題点
メモリーカードには半導体メモリーの記憶内容を保護す
るためのライトプロテクト機能が設けられていない。こ
のため、誤操作または誤動作により、半導体メモリーの
情報が消去されてしまう可能性がある。
るためのライトプロテクト機能が設けられていない。こ
のため、誤操作または誤動作により、半導体メモリーの
情報が消去されてしまう可能性がある。
問題点を解決するための手段
メモリーカードに切換え状態が可視可能なスイッチを設
け、このスイッチの切換え状態をコネクタを介して引出
して書込みの許可または禁止の信号として制御部に与え
る検出回路を設け、その制御部で発生したスイッチの切
換え状態に対応する信号をコネクタを介して半導体メモ
リーに与える送信回路を設けた。
け、このスイッチの切換え状態をコネクタを介して引出
して書込みの許可または禁止の信号として制御部に与え
る検出回路を設け、その制御部で発生したスイッチの切
換え状態に対応する信号をコネクタを介して半導体メモ
リーに与える送信回路を設けた。
作用
しかして、スイッチを切換えると、その切換え状態は検
出回路により検出され、半導体メモリーに対する書込み
の許可または禁止の信号が制御部に与えられる。すると
、制御部ではその信号に応じた信号が発生し、この信号
は送信回路によって半導体メモリーに与えられる。これ
により、スイッチを書込み禁止側にすれば、メモリーカ
ードの記憶内容は誤動作による情報消去から有効に保護
される。また、検出制御手段を作動させるためのスイッ
チは、その切換え状態が可視可能であるため、誤操作の
防止も図られる。
出回路により検出され、半導体メモリーに対する書込み
の許可または禁止の信号が制御部に与えられる。すると
、制御部ではその信号に応じた信号が発生し、この信号
は送信回路によって半導体メモリーに与えられる。これ
により、スイッチを書込み禁止側にすれば、メモリーカ
ードの記憶内容は誤動作による情報消去から有効に保護
される。また、検出制御手段を作動させるためのスイッ
チは、その切換え状態が可視可能であるため、誤操作の
防止も図られる。
発明の実施例
本発明の一実施例を第１図ないし第３図に基づいて説明
する。半導体メモリー１を内蔵するメモリーカード２が
設けらｎている。このメモリーカード２の一端には、切
換え状態が可視可能なスイッチ３が取付けられている。
する。半導体メモリー１を内蔵するメモリーカード２が
設けらｎている。このメモリーカード２の一端には、切
換え状態が可視可能なスイッチ３が取付けられている。
このスイッチ３は、接点ａ、接点す、接点Ｃの３接点方
式であり、接点ａおよび接点すが接続されたノーマル状
態と、接点すおよび接点Ｃが接続されたライトプロテク
ト状態とに切換えられる。一方、前記メモリーカード２
の他端には複数個のカード端子４が一列に列設されてい
る。これらのカード端子４は、ライトプロテクト信号端
子４ａ、アース端子４ｂ、書込許可信号端子４ｃおよび
複数個の情報信号端子４ｄよりなる。前記ライトプロテ
クト信号端子４ａは前記スイッチ３の接点ａに接続され
、前記アース端子４ｂは接点すに接続されている。また
、前記書込許可信号端子４ｃおよび前記制御信号端子４
ｄは、前記半導体メモリー１に接続されている。
式であり、接点ａおよび接点すが接続されたノーマル状
態と、接点すおよび接点Ｃが接続されたライトプロテク
ト状態とに切換えられる。一方、前記メモリーカード２
の他端には複数個のカード端子４が一列に列設されてい
る。これらのカード端子４は、ライトプロテクト信号端
子４ａ、アース端子４ｂ、書込許可信号端子４ｃおよび
複数個の情報信号端子４ｄよりなる。前記ライトプロテ
クト信号端子４ａは前記スイッチ３の接点ａに接続され
、前記アース端子４ｂは接点すに接続されている。また
、前記書込許可信号端子４ｃおよび前記制御信号端子４
ｄは、前記半導体メモリー１に接続されている。
ついで、前記メモリーカード２を制御する制御部５が設
けられている。この制御部５には、情報送受信部５ａ、
ライトプロテクト信号受信部５ｂ、書込許可信号発信部
５ｃおよび書込パルス発信部５ｄ等が含まれている。ま
た、前記制御部５には、前記メモリーカード２が着脱自
在に取付けられるコネクタ６が接続されている。すなわ
ち、このコネクタ６には、前記カード端子４の一つ一つ
に対応させて複数個のコネクタ端子７が設けられている
。これらのコネクタ端子７の内、前記情報信号端子４ｄ
に対応するものは前記情報信号送受信部５ａに接続され
、前記アース端子４ｂに対応するものはグランドＧにア
ースされている。また、前記ライトプロテクト信号端子
４ａに対応する前記コネクタ端子７は、前記ライトプロ
テクト信号受信部５ｂに接続されている。しかして、こ
れらのライトプロテクト信号端子４ａとライトプロテク
ト信号受信部５ｂとの接続中点には抵抗８を介して”Ｒ
’ｍ９が接続されており、ここに検出回路１゜が構成さ
れている。
けられている。この制御部５には、情報送受信部５ａ、
ライトプロテクト信号受信部５ｂ、書込許可信号発信部
５ｃおよび書込パルス発信部５ｄ等が含まれている。ま
た、前記制御部５には、前記メモリーカード２が着脱自
在に取付けられるコネクタ６が接続されている。すなわ
ち、このコネクタ６には、前記カード端子４の一つ一つ
に対応させて複数個のコネクタ端子７が設けられている
。これらのコネクタ端子７の内、前記情報信号端子４ｄ
に対応するものは前記情報信号送受信部５ａに接続され
、前記アース端子４ｂに対応するものはグランドＧにア
ースされている。また、前記ライトプロテクト信号端子
４ａに対応する前記コネクタ端子７は、前記ライトプロ
テクト信号受信部５ｂに接続されている。しかして、こ
れらのライトプロテクト信号端子４ａとライトプロテク
ト信号受信部５ｂとの接続中点には抵抗８を介して”Ｒ
’ｍ９が接続されており、ここに検出回路１゜が構成さ
れている。
一方、負理論のアンドゲートであるゲート１１が設けら
れており、その入力側には前記抵抗８と前記ライトプロ
テクト信号受信部５ｂとの接続中点が接続されている。
れており、その入力側には前記抵抗８と前記ライトプロ
テクト信号受信部５ｂとの接続中点が接続されている。
また、前記書込許可信号発信部５ｃおよび前記書込パル
ス発信部５ｄも前記ゲート１１の入力側に接続されてい
る。さらに、前記書込許可信号端子４ｃに対応する前記
コネクタ端子７は、前記ゲート１１の出方側に接続され
ている。ここに、ゲート回路１２が構成されている。同
時に、このゲート回路１２は、概念上、前記制御部５の
書込許可信号発信部５ｃで発せられた信号を前記半導体
メモリー１に与える送信回路Ａを含む。
ス発信部５ｄも前記ゲート１１の入力側に接続されてい
る。さらに、前記書込許可信号端子４ｃに対応する前記
コネクタ端子７は、前記ゲート１１の出方側に接続され
ている。ここに、ゲート回路１２が構成されている。同
時に、このゲート回路１２は、概念上、前記制御部５の
書込許可信号発信部５ｃで発せられた信号を前記半導体
メモリー１に与える送信回路Ａを含む。
このような構成において、情報の読込みまたは書込みを
メモリーカート２に行なうには、メモリーカード２をコ
ネクタ６に装着する。これにより、半導体メモリー１と
情報（ｆｆｉ号送受信部５ａとが接続されろ。そこで、
両者間で情報の送受信を行なうことにより、半導体メモ
リー１に対する情報の読込みと情報の書込みとが行なわ
れる。
メモリーカート２に行なうには、メモリーカード２をコ
ネクタ６に装着する。これにより、半導体メモリー１と
情報（ｆｆｉ号送受信部５ａとが接続されろ。そこで、
両者間で情報の送受信を行なうことにより、半導体メモ
リー１に対する情報の読込みと情報の書込みとが行なわ
れる。
ここで、メモリーカード２に対する情報書込みの詳細を
第２図のフローチャートに基づいて説明する。まず、制
御部５にスタート信号が与えられると、スイッチ３がノ
ーマル側に切換えられているかライトプロテクト側に切
換えられているかが検出回路１０により検出される。す
なわち、制御部５のライトプロテクト信号受信部５ｂと
ゲート１１とには電源９より電圧が印加されるが、その
レベルはスイッチ３の切換え状態により変わる。
第２図のフローチャートに基づいて説明する。まず、制
御部５にスタート信号が与えられると、スイッチ３がノ
ーマル側に切換えられているかライトプロテクト側に切
換えられているかが検出回路１０により検出される。す
なわち、制御部５のライトプロテクト信号受信部５ｂと
ゲート１１とには電源９より電圧が印加されるが、その
レベルはスイッチ３の切換え状態により変わる。
ライトプロテクト側であればＨレベル、ノーマル側であ
ればＬレベルである。ノーマル側に切換えられている場
合には、電源９による電流はグランドＧに流れるからで
ある。ついで、制御部５におけるスイッチ３切換え状態
の検出結果がライトプロテクト側であれば、エラーとし
てオペレーションコールされる。一方、それがノーマル
側であれば、制御部５内において書込許可信号がオンさ
れる。これにより、書込許可信号発信部５ｃよりＬレベ
ルの書込許可信号が発信されてゲート１１に送られる。
ればＬレベルである。ノーマル側に切換えられている場
合には、電源９による電流はグランドＧに流れるからで
ある。ついで、制御部５におけるスイッチ３切換え状態
の検出結果がライトプロテクト側であれば、エラーとし
てオペレーションコールされる。一方、それがノーマル
側であれば、制御部５内において書込許可信号がオンさ
れる。これにより、書込許可信号発信部５ｃよりＬレベ
ルの書込許可信号が発信されてゲート１１に送られる。
そこで、書込パルス発信部５ｄよりＬレベルの書込パル
スがゲート１１に送られると、ゲート１１の出力はＬレ
ベルの書込信号となって半導体メモリー１に送られる。
スがゲート１１に送られると、ゲート１１の出力はＬレ
ベルの書込信号となって半導体メモリー１に送られる。
これにより、情報送受信部５ａからの半導体メモリー１
に対する情報の送信が可能になり、メモリーカード２に
情報の書込みがなされる。この後、書込許可信号がオフ
にされると、書込許可信号発信部５ｃよりＨレベルの書
込禁止信号がゲート１１に送られて半導体メモリー１に
対する書込みが禁止され、情報の書込みが終了する。
に対する情報の送信が可能になり、メモリーカード２に
情報の書込みがなされる。この後、書込許可信号がオフ
にされると、書込許可信号発信部５ｃよりＨレベルの書
込禁止信号がゲート１１に送られて半導体メモリー１に
対する書込みが禁止され、情報の書込みが終了する。
しかして、スイッチ３をライトプロテクト側に切換え九
ば、半導体メモリー１に対する情報の書込みが禁止され
る。電源９の電圧がＨレベルのライトプロテクト信号に
なってゲート１１およびライトプロテクト信号受信部５
ｂに与えられるからである。すなわち、ゲート１１は、
Ｈレベルが入力されれば即Ｈレベルを出力する。また、
ライトプロテクト信号受信部５ｂにＨレベルが与えられ
ると、制御部５では書込禁止信号がオンされる。
ば、半導体メモリー１に対する情報の書込みが禁止され
る。電源９の電圧がＨレベルのライトプロテクト信号に
なってゲート１１およびライトプロテクト信号受信部５
ｂに与えられるからである。すなわち、ゲート１１は、
Ｈレベルが入力されれば即Ｈレベルを出力する。また、
ライトプロテクト信号受信部５ｂにＨレベルが与えられ
ると、制御部５では書込禁止信号がオンされる。
これにより、書込許可信号発信部５ｃからＨレベルの書
込禁止信号がゲート１１に送られ、このゲート１１の出
力がＨレベルになる。こうして、ゲート１１のトＩレベ
ル出力は書込禁止信号として半導体メモリー１に送られ
、メモリーカード２に対する情報の書込みが禁止される
。
込禁止信号がゲート１１に送られ、このゲート１１の出
力がＨレベルになる。こうして、ゲート１１のトＩレベ
ル出力は書込禁止信号として半導体メモリー１に送られ
、メモリーカード２に対する情報の書込みが禁止される
。
ここで、本実施例によれば、ゲート１１は、三種類の入
力信号が全てＬレベルにならなければ書込許可信号であ
るＬレベルを出力しない。すなわち、半導体メモリー１
に対する書込みの許可と禁止との判断は、制御部５のソ
フトウェア処理とゲート回路１２のハードウェア処理と
に基づいて二重になされる。したがって、メモリーカー
ド２内の情報を保護するという観点からは、二重の安全
対策が施されていることになる。具体的には、制御部５
が外来ノイズやソフトウェアの間違い等で誤動作し、ソ
フトウェア処理による信号が誤った書込信号を出してし
まったような場合、これをハードウェア処理による信号
が補完してメモリーカード２に対する情報の書込みを禁
止する。逆に、書込禁止時に、スイッチ３の故障やカー
ド端子４とコネクタ端子７との接触不良等が生じてハー
ドウェア処理による信号がＬレベルになってしまったと
しても、これをソフトウェア処理による信号が補完して
メモリーカード２に対する情報の書込みを禁止する。し
たがって、メモリーカード２に記憶された情報は、誤動
作による情報消去から有効に保護される。また、ライト
プロテクト回路８を作動させるためのスイッチ３は、そ
の切換え状態が可視可能であるため、誤操作の防止にも
貢献する。
力信号が全てＬレベルにならなければ書込許可信号であ
るＬレベルを出力しない。すなわち、半導体メモリー１
に対する書込みの許可と禁止との判断は、制御部５のソ
フトウェア処理とゲート回路１２のハードウェア処理と
に基づいて二重になされる。したがって、メモリーカー
ド２内の情報を保護するという観点からは、二重の安全
対策が施されていることになる。具体的には、制御部５
が外来ノイズやソフトウェアの間違い等で誤動作し、ソ
フトウェア処理による信号が誤った書込信号を出してし
まったような場合、これをハードウェア処理による信号
が補完してメモリーカード２に対する情報の書込みを禁
止する。逆に、書込禁止時に、スイッチ３の故障やカー
ド端子４とコネクタ端子７との接触不良等が生じてハー
ドウェア処理による信号がＬレベルになってしまったと
しても、これをソフトウェア処理による信号が補完して
メモリーカード２に対する情報の書込みを禁止する。し
たがって、メモリーカード２に記憶された情報は、誤動
作による情報消去から有効に保護される。また、ライト
プロテクト回路８を作動させるためのスイッチ３は、そ
の切換え状態が可視可能であるため、誤操作の防止にも
貢献する。
発明の効果
本発明は、メモリーカードと制御部との間で各種信号を
送受信することによってメモリーカード内の半導体メモ
リーに対して情報読込みと情報書込みとを行なうように
したものにおいて、メモリーカードに切換え状態が可視
可能なスイッチを設け、このスイッチの切換え状態をコ
ネクタを介して引出して書込みの許可または禁止の信号
として制御部に与える検出回路を設け、その制御部で発
生したスイッチの切換え状態に対応する信号を半導体メ
モリーに与える送信回路を設けたので、メモリーカード
の記憶内容が誤動作、誤操作による情報消去から保護さ
れ、また、検出回路中の信号と制御部で発生した信号と
を入力してそれらの信号に応じた信号を発生するゲート
回路を半導体メモリーに接続した場合には、ゲート回路
に入力される一方の信号が他方の信号を互いに補完して
確実な信号を半導体メモリーに送ることができ、メモリ
ーカードの情報保護をより有効にすることができる等の
効果を有する。
送受信することによってメモリーカード内の半導体メモ
リーに対して情報読込みと情報書込みとを行なうように
したものにおいて、メモリーカードに切換え状態が可視
可能なスイッチを設け、このスイッチの切換え状態をコ
ネクタを介して引出して書込みの許可または禁止の信号
として制御部に与える検出回路を設け、その制御部で発
生したスイッチの切換え状態に対応する信号を半導体メ
モリーに与える送信回路を設けたので、メモリーカード
の記憶内容が誤動作、誤操作による情報消去から保護さ
れ、また、検出回路中の信号と制御部で発生した信号と
を入力してそれらの信号に応じた信号を発生するゲート
回路を半導体メモリーに接続した場合には、ゲート回路
に入力される一方の信号が他方の信号を互いに補完して
確実な信号を半導体メモリーに送ることができ、メモリ
ーカードの情報保護をより有効にすることができる等の
効果を有する。
第１図は全体のブロック図、第２図はメモリーカードに
情報書込みを行なう場合のフローチャート、第３図はゲ
ートに対する入力信号と出力信号とのタイミングチャー
トである。 １・・・半導体メモリー、２・・・メモリーカード、３
・・・スイッチ、５・・・制御部、６・・・コネクタ、
１０・・・検出回路、１２・・・ゲート回路、Ａ・・・
送信回路量 願 人 東京電気株式会社 （二じ； ３．１ 図 ＣＩ＝［つ ）、、３ 昆
情報書込みを行なう場合のフローチャート、第３図はゲ
ートに対する入力信号と出力信号とのタイミングチャー
トである。 １・・・半導体メモリー、２・・・メモリーカード、３
・・・スイッチ、５・・・制御部、６・・・コネクタ、
１０・・・検出回路、１２・・・ゲート回路、Ａ・・・
送信回路量 願 人 東京電気株式会社 （二じ； ３．１ 図 ＣＩ＝［つ ）、、３ 昆
Claims (1)
- 【特許請求の範囲】 １、半導体メモリーを有するメモリーカードを制御部に
コネクタを介して接続し、これらの制御部とメモリーカ
ードとの間で各種信号を送受信することにより前記半導
体メモリーの情報を読込むとともにこの半導体メモリー
に情報を書込むようにしたメモリーカードを用いた記憶
装置において、前記メモリーカードに切換え状態が可視
可能なスイッチを設け、このスイッチの切換え状態を前
記コネクタを介して引出して書込みの許可または禁止の
信号として前記制御部に与える検出回路を設け、その制
御部で発生した前記スイッチの切換え状態に対応する信
号を前記コネクタを介して前記半導体メモリーに与える
送信回路を設けたことを特徴とするメモリーカードを用
いた記憶装置。 ２、半導体メモリーを有するメモリーカードを制御部に
コネクタを介して接続し、これらの制御部とメモリーカ
ードとの間で各種信号を送受信することにより前記半導
体メモリーの情報を読込むとともにこの半導体メモリー
に情報を書込むようにしたメモリーカードを用いた記憶
装置において、前記メモリーカードに切換え状態が可視
可能なスイッチを設け、このスイッチの切換え状態を前
記コネクタを介して引出して書込みの許可または禁止の
信号として前記制御部に与える検出回路を設け、この検
出回路中の信号と前記制御部で発生した前記スイッチの
切換え状態に対応する信号とを入力してそれらの信号に
応じた信号を発生するゲート回路を前記コネクタを介し
て前記半導体メモリーに接続したことを特徴とするメモ
リーカードを用いた記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61192559A JPS6348686A (ja) | 1986-08-18 | 1986-08-18 | メモリ−カ−ドを用いた記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61192559A JPS6348686A (ja) | 1986-08-18 | 1986-08-18 | メモリ−カ−ドを用いた記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6348686A true JPS6348686A (ja) | 1988-03-01 |
Family
ID=16293291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61192559A Pending JPS6348686A (ja) | 1986-08-18 | 1986-08-18 | メモリ−カ−ドを用いた記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6348686A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58111197A (ja) * | 1981-12-25 | 1983-07-02 | Canon Inc | 画像処理装置 |
| JPS6010481A (ja) * | 1983-06-30 | 1985-01-19 | Ascii Corp | ロムカ−トリツジ |
| JPS6248097B2 (ja) * | 1979-12-07 | 1987-10-12 | Dba Sa |
-
1986
- 1986-08-18 JP JP61192559A patent/JPS6348686A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6248097B2 (ja) * | 1979-12-07 | 1987-10-12 | Dba Sa | |
| JPS58111197A (ja) * | 1981-12-25 | 1983-07-02 | Canon Inc | 画像処理装置 |
| JPS6010481A (ja) * | 1983-06-30 | 1985-01-19 | Ascii Corp | ロムカ−トリツジ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0021288B1 (en) | Setting device for protective control system | |
| US6481629B1 (en) | PC card with variable width data bus communication capabilities | |
| JPS6348686A (ja) | メモリ−カ−ドを用いた記憶装置 | |
| JPS6348687A (ja) | メモリ−カ−ドを用いた記憶装置 | |
| JP3253296B2 (ja) | 記憶装置及びデータ処理装置 | |
| US7710762B2 (en) | Device for protecting SRAM data | |
| JP2504864B2 (ja) | メモリシステム | |
| US5592650A (en) | Computer apparatus and method for replacing programs between memories by employing protection mechanism with write enable generation scheme | |
| JPH01258191A (ja) | 情報カード装置 | |
| JPH01276286A (ja) | メモリカード及びそのコネクタ | |
| JP2002366505A (ja) | 実装位置検出方法及び装置 | |
| JP3971588B2 (ja) | ヘッド保護装置、及びそのヘッド保護装置を備えたカードリーダ | |
| JPS5827219A (ja) | 給電装置 | |
| KR20010016697A (ko) | 카드리더기 | |
| JPS62271290A (ja) | メモリカ−トリツジ記憶装置 | |
| US6430630B1 (en) | Direct data access between input and output ports | |
| JPH01112455A (ja) | メモリカード回路 | |
| FI86922C (fi) | Foerfarande och anordning foer kontrollering av inskrivning i ett minne | |
| JPH01112456A (ja) | メモリカード回路 | |
| JPS6345658A (ja) | 書込禁止／解除設定機構 | |
| JP2567699B2 (ja) | 半導体記憶装置 | |
| JPH0416833B2 (ja) | ||
| JPH045315B2 (ja) | ||
| JPS62242287A (ja) | Ｉｃカ−ド | |
| JPS63234500A (ja) | メモリのデ−タ保護方式 |