JPS6349310B2 - - Google Patents
Info
- Publication number
- JPS6349310B2 JPS6349310B2 JP53046928A JP4692878A JPS6349310B2 JP S6349310 B2 JPS6349310 B2 JP S6349310B2 JP 53046928 A JP53046928 A JP 53046928A JP 4692878 A JP4692878 A JP 4692878A JP S6349310 B2 JPS6349310 B2 JP S6349310B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- control signal
- dropout
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Television Signal Processing For Recording (AREA)
- Optical Recording Or Reproduction (AREA)
- Recording Or Reproducing By Magnetic Means (AREA)
Description
【発明の詳細な説明】
本発明はビデオデイスクの光学的再生装置等の
ドロツプアウト検出装置に関する。
ドロツプアウト検出装置に関する。
ビデオデイスク等に記録信号のドロツプアウト
があると再生画像を乱すことになるから、これを
検知して補償する必要がある。本発明はパルスカ
ウント式FM検波器を使用しているFM復調回路
においてドロツプアウトを検知するためのもので
ある。
があると再生画像を乱すことになるから、これを
検知して補償する必要がある。本発明はパルスカ
ウント式FM検波器を使用しているFM復調回路
においてドロツプアウトを検知するためのもので
ある。
第１図はパルスカウント式FM検波器のブロツ
ク図であり、FM信号Inはリミツター６に入り、
波形整形されて出力信号イとなりラインレシーバ
ー７（非反転）とラインレシーバー８（反転）と
に供給される。ラインレシーバー７の出力信号ロ
は遅延回路９とNAND回路１２に、またライン
レシーバー８の出力信号ハは遅延回路１０と
NAND回路１１へそれぞれ供給される。遅延回
路９および１０は入力信号ロまたはハをそれぞれ
遅延させて出力信号ロ′またはハ′とする。
NAND回路１１および１２はそれぞれの入力信
号ロ′とハまたはロとハ′のNANDを出力する。
NAND回路１１及び１２の出力はさらにNAND
回路１３を介してローパスフイルター１４へ供給
され、検波出力O1としてとり出される。一方
NAND回路１１および１２の出力信号の一部Ｙ
およびＸは本発明に係るドロツプアウト検出装置
１５へ供給され、ドロツプアウト補正信号O2と
して出力される。ドロツプアウト検出装置１５の
ブロツク図は第２図に示す通りである。Ｘ、Ｙは
FM信号の立上りまたは立下りの零クロス時点に
対応したパルス列の信号であるから、両者を
NAND回路１６に通すことにより、第３図に示
す如きFM入力信号波形の立上りおよび立下り双
方の零クロス時点に対応したパルス列信号を得
ることができる。この信号はデイテクター回路
１７に供給される（NAND回路１３の出力をデ
イテクター回路１７に加えてもよい）が、デイテ
クター回路１７は単安定マルチバイブレーター等
の再トリガ式ワンシヨツトマルチにより構成さ
れ、信号の各パルスが供給されるとAns（＋、
セカンド）の間高レベルの信号を出力する。
ク図であり、FM信号Inはリミツター６に入り、
波形整形されて出力信号イとなりラインレシーバ
ー７（非反転）とラインレシーバー８（反転）と
に供給される。ラインレシーバー７の出力信号ロ
は遅延回路９とNAND回路１２に、またライン
レシーバー８の出力信号ハは遅延回路１０と
NAND回路１１へそれぞれ供給される。遅延回
路９および１０は入力信号ロまたはハをそれぞれ
遅延させて出力信号ロ′またはハ′とする。
NAND回路１１および１２はそれぞれの入力信
号ロ′とハまたはロとハ′のNANDを出力する。
NAND回路１１及び１２の出力はさらにNAND
回路１３を介してローパスフイルター１４へ供給
され、検波出力O1としてとり出される。一方
NAND回路１１および１２の出力信号の一部Ｙ
およびＸは本発明に係るドロツプアウト検出装置
１５へ供給され、ドロツプアウト補正信号O2と
して出力される。ドロツプアウト検出装置１５の
ブロツク図は第２図に示す通りである。Ｘ、Ｙは
FM信号の立上りまたは立下りの零クロス時点に
対応したパルス列の信号であるから、両者を
NAND回路１６に通すことにより、第３図に示
す如きFM入力信号波形の立上りおよび立下り双
方の零クロス時点に対応したパルス列信号を得
ることができる。この信号はデイテクター回路
１７に供給される（NAND回路１３の出力をデ
イテクター回路１７に加えてもよい）が、デイテ
クター回路１７は単安定マルチバイブレーター等
の再トリガ式ワンシヨツトマルチにより構成さ
れ、信号の各パルスが供給されるとAns（＋、
セカンド）の間高レベルの信号を出力する。
従つて、信号のパルスがAns以上の間存在し
ないと低レベルに移行するから、その出力信号は
第３図に示す如き波形となり、低レベル期間を
第１の制御信号として扱うことができる。はそ
の逆位相出力信号である。信号は単安定マルチ
バイブレーター等の再トリガ式ワンシヨツトマル
チにより構成されるスイツチ回路１８に供給さ
れ、信号の立上り時点において低レベルから高
レベルに移行し、その後Bns高レベルを維持する
出力信号が得られるが、出力信号はその逆位相
の出力信号で、低レベル期間を第２の制御信号と
して扱うことができる。
ないと低レベルに移行するから、その出力信号は
第３図に示す如き波形となり、低レベル期間を
第１の制御信号として扱うことができる。はそ
の逆位相出力信号である。信号は単安定マルチ
バイブレーター等の再トリガ式ワンシヨツトマル
チにより構成されるスイツチ回路１８に供給さ
れ、信号の立上り時点において低レベルから高
レベルに移行し、その後Bns高レベルを維持する
出力信号が得られるが、出力信号はその逆位相
の出力信号で、低レベル期間を第２の制御信号と
して扱うことができる。
一方出力信号は、その後縁を遅延させる手段
１９により前記第１の制御信号の後縁のみがCns
遅延され、インバータ２０を介して出力信号と
なる。この様に後縁のみを遅延させる手段として
は、例えば実公昭40−20070号に記載されている
瞬時動作遅延復帰リレー等からなる周知の手段を
用いることができる。信号と信号とを
NAND回路２１に供給することにより出力信号
O2（ドロツプアウト補正信号）を得ることができ
る。従つて出力信号O2の高レベル時間は、ドロ
ツプアウト時間をTDとすると、TD−Ａ＋Ｂとな
る（Ａ＜Ｂ）。ここでＡは入力FM信号の最低周
波数をfminとすると1/2fminより若干大きい値で
ある。Ｂは検波出力がローパスフイルター１４そ
の他その後の所定の回路を通過するために若干遅
延する時間を、またドロツプアウトによりビデオ
信号そのものに発生するノイズがドロツプアウト
期間TDを経過した後にも出てくるのでそれを補
正するための時間（約1μs乃至2μs）である。尚Ｃ
は、実際にはスイツチ回路１８が信号の立上り
時点より若干遅れて応答するので、それを補正す
るための時間である。仮りに前記遅延させる手段
１９により信号の後縁がCnsだけ遅延されない
で信号とされると、信号ととをNAND回
路２１に供給して得られる信号O2は、スイツチ
回路１８の出力信号が若干遅延して立下がるの
で、中間に誤つた低レベル領域を生ずることにな
る。
１９により前記第１の制御信号の後縁のみがCns
遅延され、インバータ２０を介して出力信号と
なる。この様に後縁のみを遅延させる手段として
は、例えば実公昭40−20070号に記載されている
瞬時動作遅延復帰リレー等からなる周知の手段を
用いることができる。信号と信号とを
NAND回路２１に供給することにより出力信号
O2（ドロツプアウト補正信号）を得ることができ
る。従つて出力信号O2の高レベル時間は、ドロ
ツプアウト時間をTDとすると、TD−Ａ＋Ｂとな
る（Ａ＜Ｂ）。ここでＡは入力FM信号の最低周
波数をfminとすると1/2fminより若干大きい値で
ある。Ｂは検波出力がローパスフイルター１４そ
の他その後の所定の回路を通過するために若干遅
延する時間を、またドロツプアウトによりビデオ
信号そのものに発生するノイズがドロツプアウト
期間TDを経過した後にも出てくるのでそれを補
正するための時間（約1μs乃至2μs）である。尚Ｃ
は、実際にはスイツチ回路１８が信号の立上り
時点より若干遅れて応答するので、それを補正す
るための時間である。仮りに前記遅延させる手段
１９により信号の後縁がCnsだけ遅延されない
で信号とされると、信号ととをNAND回
路２１に供給して得られる信号O2は、スイツチ
回路１８の出力信号が若干遅延して立下がるの
で、中間に誤つた低レベル領域を生ずることにな
る。
以上の如く本発明によればドロツプアウト期間
に正確に対応したドロツプアウト補正信号が得ら
れるので、ドロツプアウト期間が長くても短かく
てもドロツプアウトを検出できる。またパルスカ
ウント式FM検波器のローパスフイルターに供給
しているのと同一の信号を検出信号に使用してい
るため、実際に検波出力O1に表われるドロツプ
アウトノイズとドロツプアウト補正信号O2との
相関がよくとれ、実際の再生画像と異る誤信号が
ドロツプアウト補正信号となることが少い。しか
もドロツプアウト検出に要する時間はFM入力信
号の最長周期の1/2強の時間で検出できるため応
答が早く、さらにドロツプアウト補正信号にパル
ス性ノイズを含むことなく正確な補正信号を得る
ことができる。
に正確に対応したドロツプアウト補正信号が得ら
れるので、ドロツプアウト期間が長くても短かく
てもドロツプアウトを検出できる。またパルスカ
ウント式FM検波器のローパスフイルターに供給
しているのと同一の信号を検出信号に使用してい
るため、実際に検波出力O1に表われるドロツプ
アウトノイズとドロツプアウト補正信号O2との
相関がよくとれ、実際の再生画像と異る誤信号が
ドロツプアウト補正信号となることが少い。しか
もドロツプアウト検出に要する時間はFM入力信
号の最長周期の1/2強の時間で検出できるため応
答が早く、さらにドロツプアウト補正信号にパル
ス性ノイズを含むことなく正確な補正信号を得る
ことができる。
第１図はパルスカウント式FM検波器のブロツ
ク図、第２図は本発明のドロツプアウト検出装置
のブロツク図、第３図は波形の説明図である。 乃至……各波形図、６……リミツター、
７，８……ラインレシーバー、９，１０……遅延
回路、１１乃至１３……NAND回路、１４……
ローパスフイルター、１５……ドロツプアウト回
路、１６……NAND回路、１７……デイテクタ
ー回路、１８……スイツチ回路、１９……入力波
形の後縁を遅延させる手段、２０……インバータ
ー、２１……NAND回路、O1……検波出力、O2
……ドロツプアウト補正信号、In……FM信号。
ク図、第２図は本発明のドロツプアウト検出装置
のブロツク図、第３図は波形の説明図である。 乃至……各波形図、６……リミツター、
７，８……ラインレシーバー、９，１０……遅延
回路、１１乃至１３……NAND回路、１４……
ローパスフイルター、１５……ドロツプアウト回
路、１６……NAND回路、１７……デイテクタ
ー回路、１８……スイツチ回路、１９……入力波
形の後縁を遅延させる手段、２０……インバータ
ー、２１……NAND回路、O1……検波出力、O2
……ドロツプアウト補正信号、In……FM信号。
Claims (1)
- １ FM入力信号に応答してその零クロス点ごと
に対応するパルスを発生させパルス列信号を出力
する手段と、前記パルス列信号の１つのパルス供
給時からFM入力信号の最大周期の1/2より若干
長い時間の間に次のパルスが供給されなかつた時
これを検知してこの時点から次のパルスが供給さ
れるまでの間第１の制御信号を発生する第１の制
御信号発生手段と、前記第１の制御信号の終了時
点より一定時間第２の制御信号を発生する第２の
制御信号発生手段と、前記第１の制御信号の後縁
を所定時間遅延する手段とを有し、前記遅延され
た第１の制御信号出力及び第２の制御信号出力が
発生している間出力信号を発生する論理回路手段
を備えたことを特徴とするドロツプアウト検出装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4692878A JPS54139506A (en) | 1978-04-20 | 1978-04-20 | Device for detecting droppout |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4692878A JPS54139506A (en) | 1978-04-20 | 1978-04-20 | Device for detecting droppout |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54139506A JPS54139506A (en) | 1979-10-30 |
| JPS6349310B2 true JPS6349310B2 (ja) | 1988-10-04 |
Family
ID=12760986
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4692878A Granted JPS54139506A (en) | 1978-04-20 | 1978-04-20 | Device for detecting droppout |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS54139506A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0739093Y2 (ja) * | 1984-12-18 | 1995-09-06 | ソニー株式会社 | ドロツプアウト補償回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2299697A1 (fr) * | 1974-07-23 | 1976-08-27 | Thomson Brandt | Procédé de détection d'altération de signaux de lecture, et appareil mettant oeuvre un tel procédé |
-
1978
- 1978-04-20 JP JP4692878A patent/JPS54139506A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54139506A (en) | 1979-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4445092A (en) | Periodic pulse forming circuit | |
| JPS6349310B2 (ja) | ||
| JPH054372Y2 (ja) | ||
| US4577158A (en) | Demodulator with drop-out compensation and reciprocal amplifier | |
| JPH0633581Y2 (ja) | 波形解析回路 | |
| JPH0430864Y2 (ja) | ||
| JP2834461B2 (ja) | 波形整形回路 | |
| JPS59193681A (ja) | テレビ放送方式の自動判別方式 | |
| JPH04249783A (ja) | 残響領域検出回路 | |
| JP2533637Y2 (ja) | ドロップアウト検出装置 | |
| JP2590848B2 (ja) | 情報信号受信装置 | |
| JPS59193680A (ja) | テレビ放送方式の自動判別方式 | |
| JP2534900B2 (ja) | Ｆｍ変調映像信号の記録方式を判別する装置 | |
| JPS5443614A (en) | Fm recording system and its reproducer | |
| JP3132279B2 (ja) | Ｆｍ復調装置 | |
| JPH0433600Y2 (ja) | ||
| JPH0145146B2 (ja) | ||
| JPS639316B2 (ja) | ||
| JPH0552588B2 (ja) | ||
| JPH0253327A (ja) | 信号復調方法 | |
| JPS5946458B2 (ja) | パルス性雑音抑圧装置 | |
| JPS58153212A (ja) | ノイズ検出回路 | |
| JPH0458755B2 (ja) | ||
| JPS6087573A (ja) | フイ−ルド判別回路 | |
| JPS61147604A (ja) | Ｆｍ復調方式 |