JPS634949B2 - - Google Patents
Info
- Publication number
- JPS634949B2 JPS634949B2 JP57118380A JP11838082A JPS634949B2 JP S634949 B2 JPS634949 B2 JP S634949B2 JP 57118380 A JP57118380 A JP 57118380A JP 11838082 A JP11838082 A JP 11838082A JP S634949 B2 JPS634949 B2 JP S634949B2
- Authority
- JP
- Japan
- Prior art keywords
- lead pin
- lead
- layer
- insulating layer
- multilayer ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
- H10W70/093—Connecting or disconnecting other interconnections thereto or therefrom, e.g. connecting bond wires or bumps
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】
本発明は多層セラミツク基板のリードピン取付
構造に係り、特に、ハイプリツド集積回路を構成
する多層セラミツク基板に電極用リードピンを確
実に取り付けるに好適な多層セラミツク基板のリ
ードピン取付構造に関する。
構造に係り、特に、ハイプリツド集積回路を構成
する多層セラミツク基板に電極用リードピンを確
実に取り付けるに好適な多層セラミツク基板のリ
ードピン取付構造に関する。
従来のこの種の多層セラミツク基板のリードピ
ン取付構造は、アルミナ（Al2O3）グリーンシー
ト（セラミツクを焼成する前のやわらかな帯状の
ものをいう）を積層し、あるいはアルミナグリー
ンシート上に絶縁層及びタングステン等を薄膜化
した導体層を交互に印刷し焼成することによつて
得られる多層セラミツク基板に、既に印刷された
導体パツド上に電極用の突き当て型リードピンを
銀ろう材でろう付けして固着する構造であつた。
尚、前記アルミナグリーンシートの替りに、例え
ばジルコニアZr2O2グリーンシートを用いてもよ
い。ところが印刷された導体層とセラミツクの接
続強度が比較的小さい為に、はんだ付け後の熱収
縮等により、セラミツク中にクラツクが入り、リ
ードピン接続信頼性を著しく低下させるという欠
点があつた。
ン取付構造は、アルミナ（Al2O3）グリーンシー
ト（セラミツクを焼成する前のやわらかな帯状の
ものをいう）を積層し、あるいはアルミナグリー
ンシート上に絶縁層及びタングステン等を薄膜化
した導体層を交互に印刷し焼成することによつて
得られる多層セラミツク基板に、既に印刷された
導体パツド上に電極用の突き当て型リードピンを
銀ろう材でろう付けして固着する構造であつた。
尚、前記アルミナグリーンシートの替りに、例え
ばジルコニアZr2O2グリーンシートを用いてもよ
い。ところが印刷された導体層とセラミツクの接
続強度が比較的小さい為に、はんだ付け後の熱収
縮等により、セラミツク中にクラツクが入り、リ
ードピン接続信頼性を著しく低下させるという欠
点があつた。
本発明の目的は、かかる従来技術の欠点を解消
し、導体パツド周囲にクラツクの入るのを防止し
てリードピンの取付の信頼性を向上させた多層セ
ラミツク基板のリードピンの取付構造を提供する
ことにある。
し、導体パツド周囲にクラツクの入るのを防止し
てリードピンの取付の信頼性を向上させた多層セ
ラミツク基板のリードピンの取付構造を提供する
ことにある。
本発明は、多層セラミツク基板と、この基板面
に形成されたパツド用のメタライズ層と、このメ
タライズ層の周辺に形成された絶縁層と、この絶
縁層から露呈された前記メタライズ層に銀ロウ付
けによつて接続されるリードと、このリードと前
記メタライズ層とを接続部に形成された腐食防止
用のはんだ層とからなり、前記絶縁層は、前記は
んだ層の前記メタライズ層とのぬれ外郭部に形成
されていることを特徴とする多層セラミツク基板
のリードピン取付構造にある。
に形成されたパツド用のメタライズ層と、このメ
タライズ層の周辺に形成された絶縁層と、この絶
縁層から露呈された前記メタライズ層に銀ロウ付
けによつて接続されるリードと、このリードと前
記メタライズ層とを接続部に形成された腐食防止
用のはんだ層とからなり、前記絶縁層は、前記は
んだ層の前記メタライズ層とのぬれ外郭部に形成
されていることを特徴とする多層セラミツク基板
のリードピン取付構造にある。
以下、本発明の実施例を図面に基づいて説明す
るが、その前に本発明の基礎となつたリードピン
の取付構造について第１図乃至第３図を参照しな
がら説明する。
るが、その前に本発明の基礎となつたリードピン
の取付構造について第１図乃至第３図を参照しな
がら説明する。
第１図は、多層セラミツク基板を有する集積回
路（以下、単にICという）、その他の部品等を搭
載したプリント板を示す斜視図である。
路（以下、単にICという）、その他の部品等を搭
載したプリント板を示す斜視図である。
図において、プリント板１０上の所定の位置に
は、IC１２，１２，……、コンデンサ等の部品
１４，１４，……、及び多層セラミツク基板を有
するハイブリツドIC１６，１６が搭載されてい
る。プリント板１０に搭載される部品の内、ハイ
ブリツドIC１６には多層セラミツク基板にリー
ドピンがろう材により取り付け固着されたアキシ
ヤルピン型のリードピン取付構造を有している。
は、IC１２，１２，……、コンデンサ等の部品
１４，１４，……、及び多層セラミツク基板を有
するハイブリツドIC１６，１６が搭載されてい
る。プリント板１０に搭載される部品の内、ハイ
ブリツドIC１６には多層セラミツク基板にリー
ドピンがろう材により取り付け固着されたアキシ
ヤルピン型のリードピン取付構造を有している。
第２図は、上述のようなリードピン取付構造を
持つ多層セラミツク基板のリードピン取付構造を
示す断面図であり、また第３図は第２図Ａ部分の
リードピン取付構造の拡大図である。
持つ多層セラミツク基板のリードピン取付構造を
示す断面図であり、また第３図は第２図Ａ部分の
リードピン取付構造の拡大図である。
図に示されるように、リードピン取付構造は、
積層セラミツク２１の両面に絶縁層２２と導体層
２３を交互に印刷し、160℃程度の温度で焼成し
た後、表面導体パツド２４にリードピン２５を銀
ろう２６でろう付けして固着した構造を有してい
る。
積層セラミツク２１の両面に絶縁層２２と導体層
２３を交互に印刷し、160℃程度の温度で焼成し
た後、表面導体パツド２４にリードピン２５を銀
ろう２６でろう付けして固着した構造を有してい
る。
このような構成になるリードピン取付構造によ
れば、リードピン２５を表面導体パツド２４に銀
ろう２６で接続する構造としたので、後工程での
リードピン２５の予備はんだ付作業において付着
したはんだ２７とセラミツク２１の熱膨張係数差
によつて疲労応力を生じ、表面導体パツド２４と
セラミツク２１の界面にクラツク２８が発生し接
続強度が著しく低下する。なお、前記はんだ２７
はリードピン２５の腐食防止用として機能するも
のであるのに対し、銀ろう２６は表面導体パツド
２４との本来の接続剤となる。実験によれば、垂
直に引張り試験を行なつた結果、初期強度10Kg／
mm2の接続強度があつたのに対し、ヒートサイクル
試験機により自動的に、150℃（30分）←→25℃
（３分）←→−65℃（30分）のヒートサイクルを１
サイクルとして、45サイクルの試験の後に垂直に
引張り試験を行なつた結果、その接続強度は0.5
〜１Kg／mm2まで低下することがわかつた。
れば、リードピン２５を表面導体パツド２４に銀
ろう２６で接続する構造としたので、後工程での
リードピン２５の予備はんだ付作業において付着
したはんだ２７とセラミツク２１の熱膨張係数差
によつて疲労応力を生じ、表面導体パツド２４と
セラミツク２１の界面にクラツク２８が発生し接
続強度が著しく低下する。なお、前記はんだ２７
はリードピン２５の腐食防止用として機能するも
のであるのに対し、銀ろう２６は表面導体パツド
２４との本来の接続剤となる。実験によれば、垂
直に引張り試験を行なつた結果、初期強度10Kg／
mm2の接続強度があつたのに対し、ヒートサイクル
試験機により自動的に、150℃（30分）←→25℃
（３分）←→−65℃（30分）のヒートサイクルを１
サイクルとして、45サイクルの試験の後に垂直に
引張り試験を行なつた結果、その接続強度は0.5
〜１Kg／mm2まで低下することがわかつた。
第４図は、本発明に係るリードピン取付構造の
一実施例を示す断面図であり、また第５図は第４
図Ｂ部分のリードピン取付構造を拡大して示す断
面図である。図において、リードピン取付構造
は、積層セラミツク２１の両面に絶縁層２２と導
体層２３を交互に印刷して設けると共に表面導体
パツド２４を印刷して設け、この表面導体パツド
２４の周辺を充分におおわれるように絶縁層３０
を設け、あるいはアルミナシート３０を印刷する
かあるいは積層することによつて配設し、焼成し
た後、リードピン２５を導体パツド２４上に銀ろ
う２６によつてろう付けして構成されている。
一実施例を示す断面図であり、また第５図は第４
図Ｂ部分のリードピン取付構造を拡大して示す断
面図である。図において、リードピン取付構造
は、積層セラミツク２１の両面に絶縁層２２と導
体層２３を交互に印刷して設けると共に表面導体
パツド２４を印刷して設け、この表面導体パツド
２４の周辺を充分におおわれるように絶縁層３０
を設け、あるいはアルミナシート３０を印刷する
かあるいは積層することによつて配設し、焼成し
た後、リードピン２５を導体パツド２４上に銀ろ
う２６によつてろう付けして構成されている。
ここで、絶縁層３０は、該導体パツド２４の端
部周辺が充分おおわれるように、その端部より所
定の幅Ｄ（リードピン２５等の大きさにもよるが、
例えば、Ｄ＝0.1mm〜0.5mm）以上にわたつてリー
ドピン２５側に設けられるようにする。要は、前
記はんだ２７の前記導体パツド２４とのぬれ外郭
部に形成されていれば、前記はんだ２７のはんだ
付け後の熱収縮等によるセラミツク中のクラツク
を防止できる。
部周辺が充分おおわれるように、その端部より所
定の幅Ｄ（リードピン２５等の大きさにもよるが、
例えば、Ｄ＝0.1mm〜0.5mm）以上にわたつてリー
ドピン２５側に設けられるようにする。要は、前
記はんだ２７の前記導体パツド２４とのぬれ外郭
部に形成されていれば、前記はんだ２７のはんだ
付け後の熱収縮等によるセラミツク中のクラツク
を防止できる。
このように構成したリードピン取付構造によれ
ば、クラツク発生点であるリードピン２５を取り
付けた導体パツド２４の周囲を絶縁層３０または
セラミツクシート３０でおさえている為、はんだ
２７が応中集中の発生する導体パツド２４の最外
部（端部）まで付着せず、従つて、クラツクが発
生することもない。しかして、さらにリードピン
２５を図示下方に引張ると、導体パツド２４が図
示Ｐ点付近から破れてリードピン２５が取れてし
まうが、そのときの引張り強度は、導体パツド２
４がタングステンの薄膜でできているので、その
タングステン強度の24〔Kg／mm2〕までは該導体パ
ツド２４部にクラツクが発生しない。
ば、クラツク発生点であるリードピン２５を取り
付けた導体パツド２４の周囲を絶縁層３０または
セラミツクシート３０でおさえている為、はんだ
２７が応中集中の発生する導体パツド２４の最外
部（端部）まで付着せず、従つて、クラツクが発
生することもない。しかして、さらにリードピン
２５を図示下方に引張ると、導体パツド２４が図
示Ｐ点付近から破れてリードピン２５が取れてし
まうが、そのときの引張り強度は、導体パツド２
４がタングステンの薄膜でできているので、その
タングステン強度の24〔Kg／mm2〕までは該導体パ
ツド２４部にクラツクが発生しない。
本実施例によれば、上述した条件と同様のヒー
トサイクル試験をヒートサイクル試験機で実施し
た後に、引張り試験機で引張り試験を行うと、初
期強度10〔Kg／mm2〕あつたのに対し、45サイクル
のヒートサイクル試験後も10〔Kg／mm2〕の強度が
得られることが確認できた。
トサイクル試験をヒートサイクル試験機で実施し
た後に、引張り試験機で引張り試験を行うと、初
期強度10〔Kg／mm2〕あつたのに対し、45サイクル
のヒートサイクル試験後も10〔Kg／mm2〕の強度が
得られることが確認できた。
以上述べたように本発明によれば、リードピン
を固着する導体パツドの周辺を絶縁層で充分にお
おつたので、リードピンの取付を確実なものとす
ることができ、高信頼性のリードピン取付構造を
提供できる効果がある。
を固着する導体パツドの周辺を絶縁層で充分にお
おつたので、リードピンの取付を確実なものとす
ることができ、高信頼性のリードピン取付構造を
提供できる効果がある。
第１図はプリント板にアキシヤルピンタイプの
セラミツク基板を利用した部品を搭載した例を示
す斜視図、第２図は本発明の基礎となつた多層セ
ラミツク基板のリードピン取付構造の構成を示す
断面図、第３図は第２図Ａ部を拡大して示す断面
図、第４図は本発明に係る多層セラミツク基板の
リードピン取付構造の一実施例を示す断面図、第
５図は第４図Ｂ部を拡大して示す断面図である。 ２１…積層セラミツク、２２…印刷絶縁層、２
３…導体層、２４…導体パツド、２５…リードピ
ン、２６…銀ろう付け部、２７…はんだ付け部
分、２８…クラツク、３０…絶縁層。
セラミツク基板を利用した部品を搭載した例を示
す斜視図、第２図は本発明の基礎となつた多層セ
ラミツク基板のリードピン取付構造の構成を示す
断面図、第３図は第２図Ａ部を拡大して示す断面
図、第４図は本発明に係る多層セラミツク基板の
リードピン取付構造の一実施例を示す断面図、第
５図は第４図Ｂ部を拡大して示す断面図である。 ２１…積層セラミツク、２２…印刷絶縁層、２
３…導体層、２４…導体パツド、２５…リードピ
ン、２６…銀ろう付け部、２７…はんだ付け部
分、２８…クラツク、３０…絶縁層。
Claims (1)
- 【特許請求の範囲】 １ 多層セラミツク基板と、この基板面に形成さ
れたパツド用のメタライズ層と、このメタライズ
層の周辺に形成された絶縁層と、この絶縁層から
露呈された前記メタライズ層に銀ロウ付けによつ
て接続されるリードと、このリードと前記メタラ
イズ層とを接続部に形成された腐食防止用のはん
だ層とからなり、前記絶縁層は、前記はんだ層の
前記メタライズ層とのぬれ外郭部に形成されてい
ることを特徴とする多層セラミツク基板のリード
ピン取付構造。 ２ 特許請求の範囲第１項記載の多層セラミツク
基板のリードピン取付構造において、前記絶縁層
は、これを複数回印刷することによつて構成され
たことを特徴とする多層セラミツク基板のリード
ピン取付構造。 ３ 特許請求の範囲第１項記載の多層セラミツク
基板のリードピン取付構造において、前記絶縁層
は、グリーンシートを複数枚重ねて焼成すること
により構成されたことを特徴とする多層セラミツ
ク基板のリードピン取付構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57118380A JPS599951A (ja) | 1982-07-09 | 1982-07-09 | 多層セラミツク基板のリ−ドピン取付構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57118380A JPS599951A (ja) | 1982-07-09 | 1982-07-09 | 多層セラミツク基板のリ−ドピン取付構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS599951A JPS599951A (ja) | 1984-01-19 |
| JPS634949B2 true JPS634949B2 (ja) | 1988-02-01 |
Family
ID=14735263
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57118380A Granted JPS599951A (ja) | 1982-07-09 | 1982-07-09 | 多層セラミツク基板のリ−ドピン取付構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS599951A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59211253A (ja) * | 1983-05-17 | 1984-11-30 | Matsushita Electronics Corp | 電子部品パツケ−ジ |
| JPS6424846U (ja) * | 1987-08-06 | 1989-02-10 | ||
| JPH0388354A (ja) * | 1989-08-31 | 1991-04-12 | Ibiden Co Ltd | 半導体パッケージ |
| JP3378550B2 (ja) | 2000-02-03 | 2003-02-17 | 日本特殊陶業株式会社 | リードピン付き配線基板 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5457452U (ja) * | 1977-09-30 | 1979-04-20 | ||
| JPS5548700A (en) * | 1978-10-04 | 1980-04-07 | Tokyo Shibaura Electric Co | Atomic power plant |
| JPS618608Y2 (ja) * | 1980-09-26 | 1986-03-17 | ||
| JPS5778651U (ja) * | 1980-10-30 | 1982-05-15 |
-
1982
- 1982-07-09 JP JP57118380A patent/JPS599951A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS599951A (ja) | 1984-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3780386B2 (ja) | セラミック回路基板及びその製造方法 | |
| JP3347578B2 (ja) | 配線基板 | |
| JPH11292649A (ja) | セラミック―金属接合体及びその製造方法 | |
| JP2857552B2 (ja) | 積層電子部品及びその製造方法 | |
| JP4018264B2 (ja) | アルミニウム−窒化アルミニウム絶縁基板の製造方法 | |
| JPS599951A (ja) | 多層セラミツク基板のリ−ドピン取付構造 | |
| JP2001023864A (ja) | 多連型電子部品 | |
| JP4013339B2 (ja) | バンプを有する電子部品の製造方法 | |
| JPH08172273A (ja) | セラミック配線基板及びその実装構造体 | |
| JPH0864401A (ja) | チップ状電子部品 | |
| JPS5892242A (ja) | セラミツク多層基板 | |
| JP3254927B2 (ja) | セラミック電子部品 | |
| JPH0869938A (ja) | 積層セラミックコンデンサ及びその製造方法 | |
| JP3219022B2 (ja) | 電子部品搭載用セラミックス多層配線基板の電極構造 | |
| JP4625429B2 (ja) | 配線基板 | |
| JPH08222478A (ja) | チップ型電子部品 | |
| JP2515165B2 (ja) | 多層配線基板の製造方法 | |
| JP3117967B2 (ja) | 多層セラミックス基板 | |
| JPS58125859A (ja) | 半導体装置 | |
| JP2000164757A (ja) | 半導体素子収納用パッケージおよびその実装構造 | |
| JPH10209335A (ja) | セラミック回路基板 | |
| JP3539571B2 (ja) | セラミックス基板と外部金属端子との接合構造 | |
| JPH0636601Y2 (ja) | 回路基板 | |
| JPH09129769A (ja) | セラミックパッケージ | |
| JPS58213499A (ja) | 多層セラミツク基板 |