JPS6349866A - バス切替制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 二組の共通バスに接続され、何方かの共通バスを選択接
続する論理的スイッチを設けた管理機能単位に対し、夫
々の共通バスに接続された機能単位の中で他の機能単位
を制御する機能単位に、互いに相手側の電源供給状態を
監視する手段を設け、相手側の電源がオフ状態である時
、自己が接続される共通バス側に前記論理的スイッチを
接続させ、管理機能単位の制御権を獲得させることで、
その後の制御を円滑に実施させるようにした。

〔産業上の利用分野〕

本発明は一つの装置内の論理回路が各論理機能毎に分割
され、この分割された論理機能が機能単位を構成し、共
通バスを介して接続され、該共通バス上で情報の交換を
行う装置に係り、特に二つの共通バスに接続された管理
機能単位に対し、−方の共通バスに接続される機能単位
が、他方の共通バスに接続される機能単位の電源が切断
された時、制御権を自動的に獲得するハス切替制御方式
最近の情報処理装置においては、信頼性を向上させるた
めに、一つの装置内でも二重化構造が要求され、論理回
路を機能毎に分割して機能単位を構成し、この機能単位
を共通バスに接続したものを、二組設けて二重化するこ
とが考慮されるようになって来た。

このような二重化を行った場合、一方の共通バスに接続
される機能単位群により装置が動作する時、他方の共通
バスに接続される機能単位群は待機しているため、一つ
の装置内では装置としての共通情報を管理する管理機能
単位が必要である。

即ち、一方の共通バスに接続される機能単位群による装
置の動作が障害等により継続出来なくなった時、他方の
共通バスに接続される機能単位群により動作をＭ！続す
るが、この時動作中の制御情報等を継承する必要がある
ためである。

このような管理機能単位は両方の共通バスに接続されて
いるため、電源に対する考慮も必要である。即ち、片方
の共通バス側の電源が切断されても、管理機能単位の電
源は供給されているような構成である。

従って、片方の共通バス側の電源が切断された場合、電
源が供給されている共通バス側に管理機能単位が論理的
に接続されることが必要である。

〔発明が解決しようとする問題点〕

第３図は機能単位で構成される装置の一例を示すブロッ
ク図である。

機能単位３２は制御の主導権を持つ機能単位であり、３
３，３４．−・・は共通バス９に接続され機能単位３２
により制御される。又機能単位３７は制御の主導権を持
つ機能単位であり、３８，３９゜−・・は共通バス１０
に接続され機能単位３７により制御される。又共通バス
９と１０両方に管理機能単位３５が接続されて、機能単
位３２又は機能単位３７のどちらかにより制御されて、
装置として機能を発揮し得る構成となっている。

電源Ａはディスク３１、機能単位３２〜３４とＯＲ回路
８に電源を供給する。そして、機能単位３３．３４．−
はプロセッサを内蔵しており、ディスク３１を制御する
機能単位３２により、共通バス９を経てディスク３１に
格納されているプログラムを夫々ローディングされる。

電源Ｂはディスク３６、機能単位３７〜３９とＯＲ回路
８に電源を供給する。そして、機能単位３８．３９．・
−・はプロセッサを内蔵しており、ディスク３６を制御
する機能単位３７により、共通バス１０を経てディスク
３６に格納されているプログラムを夫々ローディングさ
れる。

管理機能単位３５はＯＲ回路８を経て電源を供給され、
電源Ａがオンの時か又は電源Ａ、Ｂ共にオンの時は、初
期状態として共通バス９側に論理的に接続され、機能単
位３２によりディスク３１からプログラムをローディン
グされる。又、機能単位３２，３３，３４．−から共通
情報を格納したり、読出したりする制御が行われる。

上記の如く、初期状態として電源Ａか、電源Ａ。

Ｂ共にオンの時、共通バス９側に管理機能単位３５を接
続することは容易であるが、電源Ａをオフのまま電源Ｂ
をオンとして、管理機能単位３５に電源を供給する場合
、管理機能単位３５に対するプログラムのローディング
は、共通バス１０を介して、ディスク３６から機能単位
３７を経てプログラムのローディングを行わなければな
らない。

又、電源Ａ、Ｂ共オンの状態から、共通バス９側の障害
等により、電源Ａをオフとした時、機能単位３７，３８
，３９．−から共通情報の格納や読出しの制御を受けね
ばならない。

ところで、従来はこのような構成の装置は提供されてい
ないため、電源ＡとＢのオン／オフの状態から、自動的
に管理機能単位３５の共通バス９又は１０に対する論理
的接続の切替えを判定して、上記の問題を解決する手段
が怪供されていないという問題がある。

〔問題点を解決するための手段〕

第１図は本発明の原理ブロック図である。

機能単位１〜３には電源Ａから電源が供給され、ＯＲ回
路８を経て管理機能単位７にも電源が供給される。又機
能単位４〜６には電源Ｂから電源が供給され、ＯＲ回路
８を経て管理機能単位７にも電源が供給される。

機能単位ｌは他の機能単位２〜３及び管理機能単位７を
制御する制御機能を持つ機能単位で、電源Ａから供給さ
れる電源状態を機能単位４に送出する。又機能単位４は
他の機能単位５〜６及び管理機能単位７を制御する制御
機能を持つ機能単位で、電源Ｂから供給される電源状態
を機能単位１に送出する。

機能単位１のプロセッサはこの電源状態通知により、機
能単位４の電源がオフとなると制御信号を信号線１１を
経て管理機能単位７のフリップフロップに送出し、共通
バス９のドライバとレシーバをイネーブルとする。そし
て、信号線１１を経て管理機能単位７の制御権を得たこ
とを認識する。

機能単位１は機能単位２〜３を制御する機能を持つため
、管理機能単位７の制御権を得たことで、これらの機能
単位２〜３の管理機能単位７に対する書込みや読出しの
動作を円滑に実施させることが出来る。

機能単位４のプロセッサは機能単位１の電源状態通知に
より、機能単位１の電源がオフとなると、制御信号を信
号線１２を経て管理機能単位７のフリップフロップに送
出し、共通バス１０のドライバとレシーバをイネーブル
とする。そして、信号線１２を経て管理機能単位７の制
御権を得たことを認識する。

機能単位４は機能単位５〜６を制御する機能を持つため
、管理機能単位７の制御権を得たことで、これらの機能
単位５〜６の管理機能単位７に対する書込みや読出しの
動作を円滑に実施させることが出来る。

〔作用〕

機能単位ｌは機能単位４の電源Ｂがオンかオフかを検出
し、管理機能単位７の共通バス９を制御するドライバと
レシーバをイネーブルとし、且つ管理機能単位７の制御
権を得たことを知ることが出来るため、機能単位４〜６
の動作が不能となっても、装置としての機能を継続して
維持することが出来る。

又機能単位４は機能単位１の電源Ａがオンかオフかを検
出し、管理機能単位７の共通バス１０を制御するドライ
バとレシーバをイネーブルとし、且つ管理機能単位７の
制御権を得たことを知ることが出来るため、機能単位１
〜３の動作が不能となっても、装置としての機能を継続
して維持することが出来る。

〔実施例〕

第２図は本発明の一実施例を示す回路のブロック図であ
る。

機能単位工は電源Ａから供給される電源を例えば抵抗で
分圧して、信号線Ｉ３を経て機能単位４のレジスタ３０
に送出する。レジスタ３０は信号線１３の電位がＯとな
ると、その−ビットがセントされ、プロセッサ２９に対
する割込み信号を発生する。プロセッサ２９はレジスタ
３０からの割込みにより、電源Ａがオフになったことを
認識することが出来る。

又、機能単位４は電源Ｂから供給される電源を例えば抵
抗で分圧して、信号線１４を経て機能単位ｌのレジスタ
１９に送出する。レジスタ１９は信号線１４の電位がＯ
となると、その−ビットがセントされ、プロセッサ１８
に対する割込み信号を発生する。プロセッサ１８はレジ
スタ１９からの割込みにより、電源Ｂがオフになったこ
とを認識することが出来る。

管理機能単位７のプロセッサ２５は電源が供給されると
、（電ＨＡ及びＢが共にオンとなるか、電−ａＡ又はＢ
がオンとなると）フリップフロップ２４をリセットする
。従って、フリップフロップ２４のＱ端子は“０”を送
出し、Ｑ端子は“１”を送出する。

フリップフロップ２４のＱ端子が“０″を送出すると、
共通バス９のドライバ２１とレシーバ２０は共にデセー
ブル状態となり、動作しない。フリップフロップ２４の
ご端子は“１″を送出するため、共通バス１０のドライ
バ２３とレシーバ２２はイネーブルとなり、動作する。

従って、電源Ａ及びＢが共にオンの場合、フリップフロ
ップ２４のご端子が“１”を送出しているため、信号ｖ
Ａ１２を経てレジスタ２８の一ビットをオンとする。機
能単位４のプロセッサ２９は、レジスタ２８の一ビット
がオンであることから、管理機能単位７の制御権を得た
ことを知る。

従って、プロセッサ２９はレジスタ２７を経て共通バス
１０を介し、レシーバ２２を経てプロセッサ２５に指示
を与え、装置の共通情報の書込みを行うと共に、ドライ
バ２３を経てプロセッサ２５が送出する共通情報をレジ
スタ２６を経て受信する。

又、フリップフロップ２４のＱ端子は“Ｏ″を送出して
いるため、信号線１１を経てレジスタ１５の一ビットを
オフとする。機能単位１のプロセッサ１８は、このレジ
スタ１５の一ビットの状態から、管理機能単位７の制御
権が無いことを知り、機能単位１の待機状態を維持する
。

ここで電源Ｂがオフとなると、レジスタ１９の一ビット
がセットされプロセッサ１８に割込みが発生し、プロセ
ッサ１８は電源Ｂがオフとなったことを認識する。プロ
セッサ１８はレジスタ１５の中の一ビットをオンとする
。レジスタ１５のオンとなった一ビツトは信号線１１を
経てフリップフロップ２４をセットする。

フリップフロップ２４がセントされるとＱ端子が“１”
となり、ドライバ２１とレシーバ２０をイネーブルとす
る。又ご端子は“０”となるためドライバ２３とレシー
バ２２はデセーブルとなる。フリップフロップ２４のＱ
端子が送出する“１”は信号ｖＡ１１を経てレジスタ１
５の中の一ビットをオンとするため、プロセッサ１８は
管理機能単位７の制御権を得たことを知る。

従って、プロセッサ１８はレジスタ１７を経て共通バス
９を介し、レシーバ２０を経てプロセッサ２５に指示を
与え、装置の共通情報の書込みを行うと共に、ドライバ
２１を経てプロセッサ２５が送出する共通情報をレジス
タ１６を経て受信する。

電源Ｂが再投入された時、フリップフロップ２４のＱ端
子は０”を信号線１２を経てレジスタ２８に送出してい
るため、レジスタ２８の中の一ビットはオフとなる。従
って、プロセッサ２９は管理機能単位７の制Ｊｌｌ権の
無いことを知り、待機状態を維持する。

ここで電源Ａがオフとなると、レジスタ３０の一ビット
がセットされプロセッサ２９は割込み信号により電源Ａ
がオフとなったことを知る。プロセッサ２９はレジスタ
２８の中の一ビットをオンとする。レジスタ２８のオン
となった一ビツトは信号線１２を経てフリップフロップ
２４をリセットする。

フリップフロップ２４はリセットされると、Ｑ端子から
“０″をＱ端子から“１″を送出するため、前記の如く
、機能単位４が管理機能単位７の制御権を得て動作する
。

本実施例では信号線１３．１４により相手側の電源状態
を検出しているが、直接電源Ａ、Ｂから情報を検出して
もよいことは勿論である。

〔発明の効果〕

以上説明した如く、本発明は装置内の共通情報を管理す
る管理機能単位を、二組の共通バスに接続した装置にお
いて、一つの共通バスの電源がオフ状態となった時、自
動的に電源がオフ状態の共通バス側に切り替わり、且つ
片側のみ電源をオンとした時も、自動的に電源オンとな
った共通バス側に切り替わるため、管理機能単位に対す
るプログラムローディングや共通情報の書込み／読出し
を円滑に実施出来る。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、 第２図は本発明の一実施例を示す回路のブロック図、 第３図は機能単位で構成される装置の一例を示すブロッ
ク図である。 図において、 １〜６．３２〜３４．３７〜３９は機能単位、７．３５
は管理機能単位、８はＯＲ回路、９．１０は共通バス、
　　１１〜１４は信号線、１５〜１７．１９．２６〜２
８．３０はレジスタ、１８．２５．２９はプロセッサ、 ２０．２２はレシーバ、　２１．２３はドライバ、２４
はフリップフロップ、 く　　　　（１） 本発明の一実施例を示す回路のブロック図第２図

Claims (1)

1. 【特許請求の範囲】 装置内の論理回路を各論理機能毎に分割して機能単位（
   １〜６）とし、この機能単位（１〜６）を共通バス（９
   ）（１０）に結合した機能単位群を二組備えて二重化し
   、装置内の共通情報を管理する管理機能単位（７）を、
   該二組の夫々の共通バス（９）（１０）に接続した装置
   において、 該管理機能単位（７）には共通バス別にイネーブルとな
   り得るドライバとレシーバ及び該ドライバとレシーバに
   共通バス別にイネ−プルとする信号を送出するフリップ
   フロップを設け、 前記機能単位（１〜６）の中夫々の共通バスに接続され
   る一つの制御用の機能単位（１）（４）には共通バス別
   に供給される電源のオン／オフ状態をプロセッサに通知
   する通知手段と、該通知手段からの通知で他方の共通バ
   スに接続される機能単位群の電源オフ状態を検出し、前
   記管理機能単位（７）のフリップフロップを制御する信
   号を送出するプロセッサと、該プロセッサの制御信号を
   該フリップフロップに送出してその結果を受信する中継
   手段を設け、前記機能単位（１）（４）のプロセッサは
   該通知手段の通知により、他方の共通バスに結合した機
   能単位群の電源オフを認識して前記フリップフロップに
   制御信号を送出し、該中継手段の受信結果により前記管
   理機能単位（７）の制御権を得たことを認識することを
   特徴とするバス切替制御方式。