JPS6349911A - 遮断回路 - Google Patents
遮断回路Info
- Publication number
- JPS6349911A JPS6349911A JP19293086A JP19293086A JPS6349911A JP S6349911 A JPS6349911 A JP S6349911A JP 19293086 A JP19293086 A JP 19293086A JP 19293086 A JP19293086 A JP 19293086A JP S6349911 A JPS6349911 A JP S6349911A
- Authority
- JP
- Japan
- Prior art keywords
- heater
- transistor
- terminal
- current
- npn transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Fixing For Electrophotography (AREA)
- Control Of Resistance Heating (AREA)
- Control Of Temperature (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、遮断回路に関する。
［従来の技術］
例えば、画像形成装置においては、感光ドラムの表面か
ら被転写材に写し替えられたトナー像を溶着するために
定着器が使用されている。
ら被転写材に写し替えられたトナー像を溶着するために
定着器が使用されている。
［発明が解決しようとする問題点コ
従来、この種の定着器においては、定着器ヒータをスイ
ッチングする半導体がショートモードの破壊を起すと、
前記定着器ヒータに異常電流が流れ、定着器が高温とな
り定着器自身と画像形成装置を損傷するおそれがあった
。
ッチングする半導体がショートモードの破壊を起すと、
前記定着器ヒータに異常電流が流れ、定着器が高温とな
り定着器自身と画像形成装置を損傷するおそれがあった
。
なお、この種の半導体ショートの破壊は、双方向ショー
トモードの破壊よりもむしろ片方向ショートモードの破
壊の方が多い。
トモードの破壊よりもむしろ片方向ショートモードの破
壊の方が多い。
そこで、本発明の目的は、上述の従来例の欠点を除去し
、例えば異常電流発生時に定着器に流れる電流を確実に
遮断することができる遮断回路を提供することにある。
、例えば異常電流発生時に定着器に流れる電流を確実に
遮断することができる遮断回路を提供することにある。
［問題点を解決するための手段］
本発明は、定着器等のヒータに流れる電流を遮断するた
め６遮断手段と゛、定着器等のヒータの非駆動時に定着
器等のヒータに流れる異常電流を検出する検出手段と、 この検出手段によって異常電流が検出されたときに定ｉ
器等のヒータに流れる電流を遮断するように遮断手段を
制御する手段とを具える。
め６遮断手段と゛、定着器等のヒータの非駆動時に定着
器等のヒータに流れる異常電流を検出する検出手段と、 この検出手段によって異常電流が検出されたときに定ｉ
器等のヒータに流れる電流を遮断するように遮断手段を
制御する手段とを具える。
【作 用］
本発明によれば、定着器等のヒータの非駆動時に定着器
等のヒータに流れる異常電流を検出して定着器等のヒー
タに流れる電流を遮断する。
等のヒータに流れる異常電流を検出して定着器等のヒー
タに流れる電流を遮断する。
［実施例］
以下、本発明の一実施例について説明する。
第１図は定着器回路の構成を示す。第１図に示すように
端子２はカレントトランスＴ１の１次側端子１５．１６
を介して継電器ＲＬＩの接点ｒｏｌｌのメーク側に接続
され、接点ｒｊ！１のコモン側はサーマルプロテクタＴ
ＰＩ 、定着器ヒータＨ１を介してヒータＨ１のスイッ
チングを行うためのトライアックＱ７のＡ１側に接続さ
れ、接点ｒｆＬ１のメーク側とコモン側間にはスパーク
キラーＳＱＩが接続される。
端子２はカレントトランスＴ１の１次側端子１５．１６
を介して継電器ＲＬＩの接点ｒｏｌｌのメーク側に接続
され、接点ｒｊ！１のコモン側はサーマルプロテクタＴ
ＰＩ 、定着器ヒータＨ１を介してヒータＨ１のスイッ
チングを行うためのトライアックＱ７のＡ１側に接続さ
れ、接点ｒｆＬ１のメーク側とコモン側間にはスパーク
キラーＳＱＩが接続される。
端子３はコイｊ％ｚＬ１を介してトライアックｑ７のＡ
２側に接続され、端、子３はまたスパークキラーＳＱ２
を介してトライアックｑ７のＡｌ側に接続される。トラ
イアックｑ７のＡ２側とゲートＧの間には抵抗Ｒ１７が
接続され、トライアックＱ７のゲートＧはゼロクロス検
知回路ｌＯを内蔵したソリッドステートリレー５ＳＲＩ
の出力側端子１３に接続され、トライアックｑ７のＡ、
１側は抵抗Ｒ１６を介してソリッドステードリーＳＳ旧
の出力側端子１４に接続される。端子２．３間には商用
交流電源Ｖｏ （図示せず）が印加される。
２側に接続され、端、子３はまたスパークキラーＳＱ２
を介してトライアックｑ７のＡｌ側に接続される。トラ
イアックｑ７のＡ２側とゲートＧの間には抵抗Ｒ１７が
接続され、トライアックＱ７のゲートＧはゼロクロス検
知回路ｌＯを内蔵したソリッドステートリレー５ＳＲＩ
の出力側端子１３に接続され、トライアックｑ７のＡ、
１側は抵抗Ｒ１６を介してソリッドステードリーＳＳ旧
の出力側端子１４に接続される。端子２．３間には商用
交流電源Ｖｏ （図示せず）が印加される。
カレントトランスＴＩの２次側の一方の端子１７は、コ
ンパレータＣＰＩの反転入力端子１９とコンパレータＣ
Ｐ２の非反転入力端子２４とに接続される。
ンパレータＣＰＩの反転入力端子１９とコンパレータＣ
Ｐ２の非反転入力端子２４とに接続される。
カレントトランスＴ１の２次側端子１７．１８間には抵
抗Ｒ１が接続され、該２次側の他方端子１８は抵抗Ｒ３
，Ｒ２を介して端子４に接続されるとともに抵抗Ｒ４、
Ｒ５を介して基準電位（以後ＧＮＤと呼称する）に接続
される。端子４には直流電源Ｅ０が与えら ・れる、抵
抗Ｒ３、Ｒ２の接続点はコνバレニタＣＰ１の非反転入
力端子２０に接続され、抵抗Ｒ３には並列にコンデンサ
Ｃ１が接続される。抵抗Ｒ４，Ｒ’５の接続点はコンパ
レータＣＰ２Ｏ反転入力端子２４に接続され、抵抗Ｒ４
と並列にコンデンサＣ３が接続される。
抗Ｒ１が接続され、該２次側の他方端子１８は抵抗Ｒ３
，Ｒ２を介して端子４に接続されるとともに抵抗Ｒ４、
Ｒ５を介して基準電位（以後ＧＮＤと呼称する）に接続
される。端子４には直流電源Ｅ０が与えら ・れる、抵
抗Ｒ３、Ｒ２の接続点はコνバレニタＣＰ１の非反転入
力端子２０に接続され、抵抗Ｒ３には並列にコンデンサ
Ｃ１が接続される。抵抗Ｒ４，Ｒ’５の接続点はコンパ
レータＣＰ２Ｏ反転入力端子２４に接続され、抵抗Ｒ４
と並列にコンデンサＣ３が接続される。
さらにカレントトランスＴＩの２次側端子１８はツェナ
ーダイオード２Ｄ２のカッー゛ドに接続されるとともに
抵抗Ｒ９を介して端子４に接続される。ツェナーダイオ
ードＺＤ２のアノードはＧＮＤに接続され、ツェナーダ
イオードＺＤ２と並列にコンデンサｃ！ｉが接続される
。
ーダイオード２Ｄ２のカッー゛ドに接続されるとともに
抵抗Ｒ９を介して端子４に接続される。ツェナーダイオ
ードＺＤ２のアノードはＧＮＤに接続され、ツェナーダ
イオードＺＤ２と並列にコンデンサｃ！ｉが接続される
。
コンパレータＣＰＩの出力端子２１はコンパレータＣｆ
’２の出力端子２６と接続され、該接続点はＮＰＮ ト
ランジスタｑ１のベースに接続されるとともに抵抗Ｒ６
を介して端子４に接続される。コンパレータＣＰＩおよ
びＣＦ２のプラス電源入力端子２２は端子４に接続され
、マイナス電源入□力端子２３はＧＮＤに接続され、プ
ラス電源２２とマイナス電源２３ｏ′間にはＮＰＮ ）
ランジスタＱｌのエミッタはＧＮＤに接続され、同コレ
クタは抵抗Ｒ７を介して端子４に接続されるとともに抵
誌Ｒ８を介してＮＰＮ トランジスタｑ２のベースに接
続される。
’２の出力端子２６と接続され、該接続点はＮＰＮ ト
ランジスタｑ１のベースに接続されるとともに抵抗Ｒ６
を介して端子４に接続される。コンパレータＣＰＩおよ
びＣＦ２のプラス電源入力端子２２は端子４に接続され
、マイナス電源入□力端子２３はＧＮＤに接続され、プ
ラス電源２２とマイナス電源２３ｏ′間にはＮＰＮ ）
ランジスタＱｌのエミッタはＧＮＤに接続され、同コレ
クタは抵抗Ｒ７を介して端子４に接続されるとともに抵
誌Ｒ８を介してＮＰＮ トランジスタｑ２のベースに接
続される。
ＮＰＮ トランジスタＱ２のベースはコンデンサＣ４を
介してＧＮＤに接続されるとともにダイオ゛−ドＤ４の
アノードに接続され、同エミッタはツェナーダイオード
２０１のカソードに接続され、ツェナーダイオードｚＤ
ＬのアノードはＧＮＤに接続される。ＮＰＮトランジス
タｑ２のコレクタは抵抗ＲＩＯを介してＰＮＰ トラン
ジスタｑ３のベースに接続される。
介してＧＮＤに接続されるとともにダイオ゛−ドＤ４の
アノードに接続され、同エミッタはツェナーダイオード
２０１のカソードに接続され、ツェナーダイオードｚＤ
ＬのアノードはＧＮＤに接続される。ＮＰＮトランジス
タｑ２のコレクタは抵抗ＲＩＯを介してＰＮＰ トラン
ジスタｑ３のベースに接続される。
ＰＮＰ トランジスタｑ３のエミッタは端子４に接続さ
れ、同ベースは抵抗Ｒ１１を介して端子４に接続される
とともに抵抗Ｒ１２を介してダイオードＤＩのカソード
とＮｆ’Ｎ トランジスタｑ４のコレクタに接続される
。ＰＮＰ トランジスタｑ３のコレクタは抵抗Ｒ１３，
Ｒ１４を介してＧＮＤに接続される。抵抗Ｒ１３。
れ、同ベースは抵抗Ｒ１１を介して端子４に接続される
とともに抵抗Ｒ１２を介してダイオードＤＩのカソード
とＮｆ’Ｎ トランジスタｑ４のコレクタに接続される
。ＰＮＰ トランジスタｑ３のコレクタは抵抗Ｒ１３，
Ｒ１４を介してＧＮＤに接続される。抵抗Ｒ１３。
Ｒ１４の接続点はＮＰＮ トランジスタＱ４のベースに
接続されるとともにコンデンサＣ６を介してＧＮＤに接
に接続される。
接続されるとともにコンデンサＣ６を介してＧＮＤに接
に接続される。
ダイオードＤＩのアノードは抵抗Ｒ１５を介して端子４
に接続されるとともにダイオード０２のアノードに接続
される。ダイオードＤ２のカソードはＮＰＮトランジス
タＱ５のベースに接続され、ＮＰＮトランジスタＱ５の
エミッタはＧＮＤに接続される。ＮＰＮ トランジスタ
Ｑ５のコレクタはダイオードＤ３のアノードに接続され
、ダイオードＤ３のカソードは端子４に接続され、ＮＰ
Ｎ ）−ランジスタｑ５のコレクタと端子４間には異常
時にヒータＨ１に流れる電流を遮断するための継電器Ｒ
ＬＩが接続される。
に接続されるとともにダイオード０２のアノードに接続
される。ダイオードＤ２のカソードはＮＰＮトランジス
タＱ５のベースに接続され、ＮＰＮトランジスタＱ５の
エミッタはＧＮＤに接続される。ＮＰＮ トランジスタ
Ｑ５のコレクタはダイオードＤ３のアノードに接続され
、ダイオードＤ３のカソードは端子４に接続され、ＮＰ
Ｎ ）−ランジスタｑ５のコレクタと端子４間には異常
時にヒータＨ１に流れる電流を遮断するための継電器Ｒ
ＬＩが接続される。
端子１は定着器ヒータＨ１のオンオフを制御するための
レベル信号が入力される端子であって、抵抗Ｒ１９を介
してＮＰＮ トランジスタＱ６のベースに接続される。
レベル信号が入力される端子であって、抵抗Ｒ１９を介
してＮＰＮ トランジスタＱ６のベースに接続される。
ＮＰＮ ）−ランジスタＱ６のベースはまた抵抗Ｒ２０
を介してＧＮＤに接続され、同エミッタはＧＮＤに接続
され、同コレクタはダイオードＤ４のカソードに接続さ
れるとともにソリッドステートリレー５ＳＲＩの入力側
端子１２に接続される。ソリッドステートリレー５ＳＲ
Ｉの入力側端子１１は抵抗Ｒ１８を介して端子４に接続
される。
を介してＧＮＤに接続され、同エミッタはＧＮＤに接続
され、同コレクタはダイオードＤ４のカソードに接続さ
れるとともにソリッドステートリレー５ＳＲＩの入力側
端子１２に接続される。ソリッドステートリレー５ＳＲ
Ｉの入力側端子１１は抵抗Ｒ１８を介して端子４に接続
される。
ついで、第２図、第３図を参照して２個のコンパレータ
ＣＰＩ、ＣＰ、２の検知レベルについて説明する。
ＣＰＩ、ＣＰ、２の検知レベルについて説明する。
コンパレータＣＰＩ 、ＣＦ２の基準電圧はそれぞれプ
ラス（非反転）側、マイナス（反転）側に設定され、当
該基準電圧の値ＶＩＮ１．ＶＩＮ２はそれぞれ、であり
ｓ ｖＺＤ２＋ｖｌＮｌ＋ｖｌＮ２はｖ、Ｎ２ ＜ｖＺ
Ｄ２ ＜ｖｌＮ。
ラス（非反転）側、マイナス（反転）側に設定され、当
該基準電圧の値ＶＩＮ１．ＶＩＮ２はそれぞれ、であり
ｓ ｖＺＤ２＋ｖｌＮｌ＋ｖｌＮ２はｖ、Ｎ２ ＜ｖＺ
Ｄ２ ＜ｖｌＮ。
の関係にある。
コンパレータＣＰＩ、ＣＰ２はオーブンコレクタ出力で
あって、それらの出力ｖＣＰｌ＋ｖＣＰ２は（比較入力
（ＣＰＩでは反転側、 ＣＦ２では非反転側）をＶＩＮ
Ｏとすると）それぞれ、 Ｖ ＩＮＯ＜ Ｖ ＩＮＩ・Ｖ ＩＮ２ ＜ Ｖ ＩＮ
Ｏの時オーブンとなり、 Ｖ ＋ｓ＋ ＜ Ｖ ＩＮＯＩ Ｖ ＩＮＯ＜ Ｖ １
８２の時ＯＶとなるように動作する。
あって、それらの出力ｖＣＰｌ＋ｖＣＰ２は（比較入力
（ＣＰＩでは反転側、 ＣＦ２では非反転側）をＶＩＮ
Ｏとすると）それぞれ、 Ｖ ＩＮＯ＜ Ｖ ＩＮＩ・Ｖ ＩＮ２ ＜ Ｖ ＩＮ
Ｏの時オーブンとなり、 Ｖ ＋ｓ＋ ＜ Ｖ ＩＮＯＩ Ｖ ＩＮＯ＜ Ｖ １
８２の時ＯＶとなるように動作する。
コンパレータＣＰＩの出力端子２１とコンパレータＣＰ
２の出力端子２６を第２図の点線で示す如く接続すると
、該接続点の電圧ｖｃｐ。は Ｖ ＩＮ２ ＜ Ｖ ＋Ｎａ ＜ Ｖ ＩＮＩの時のみ
オーブンとなる。
２の出力端子２６を第２図の点線で示す如く接続すると
、該接続点の電圧ｖｃｐ。は Ｖ ＩＮ２ ＜ Ｖ ＋Ｎａ ＜ Ｖ ＩＮＩの時のみ
オーブンとなる。
ＶＩＮＯに第３図（ａ）に示す正弦波が入力されたとき
の前記Ｖｃｐ＋（単独） 、 ＶＣＰ２（単独） 、Ｖ
ｃｐｏの電圧波形をそれぞれ第３図（ｂ） 、 （ｃ）
、 （ｄ）に示す。
の前記Ｖｃｐ＋（単独） 、 ＶＣＰ２（単独） 、Ｖ
ｃｐｏの電圧波形をそれぞれ第３図（ｂ） 、 （ｃ）
、 （ｄ）に示す。
次に第１図の回路動作について説明する。
通常状態において端子１がＯ［Ｖ］の場合、トランジス
タｑ６がオフするため、ソリッドステートリレー５ＳＲ
Ｉの（入力端子１１．１２間に接続された）発光素子０
１０に電流が流れず、ソリッドステートリレー５ＳＲＩ
はオフし、そのためトライアックＱ７にゲート電流が流
れず、トライアックＱ７はオフし、端子２．３間に商用
交流電源が印加されてもカレントトランスＴ１の１次側
には電流が流れない。
タｑ６がオフするため、ソリッドステートリレー５ＳＲ
Ｉの（入力端子１１．１２間に接続された）発光素子０
１０に電流が流れず、ソリッドステートリレー５ＳＲＩ
はオフし、そのためトライアックＱ７にゲート電流が流
れず、トライアックＱ７はオフし、端子２．３間に商用
交流電源が印加されてもカレントトランスＴ１の１次側
には電流が流れない。
カレントトランスＴ１の１次側に電流が流れない場合、
カレントトランスＴ１の２次側にも電圧が誘起されず、
コンパレータＣＰＩの反転入力端子１９とコンパレータ
ＣＰ２の非反転入力端子２４の電圧ＶＩＮＯは前述した
如く、 Ｖ Ｉ８２ ＜ Ｖ ＩＮＯ＝ Ｖ ２０２ ＜ Ｖ
ＩＮＩであり、この場合コンパレータＣＰ１．ＣＰ２の
出力は双方共オーブンであるため、抵抗Ｒ６を通じてＮ
ＰＮトランジスタＱ１にベース電流が流れ、ＮＰＮ ト
ランジスタＱｌがオンする。ＮＰＮ トランジスタＱ１
がオンすると、ＮＰＮ トランジスタＱ２のベース電圧
は０［ｖ］ に近い値になるため、ＮＰＮ トランジス
タｑ２をオフする。ＮＰＮ トランジスタＱ２がオフす
ると、ＰＮＰ トランジスタＱ３． ＮＰＮ トランジ
スタＱ４にはベース電流が流れないため、ＰＮＰ トラ
ンジスタＱ３．ＮＰＮ）ランジスタｑ４がオフし、抵抗
Ｒ１５、ダイオードＤ２を通じてＦｉＰＮ ）−ランジ
スタＱ５にベース電流が流れ、ＮＰＮ トランジスタｑ
５をオンする。ＮＰＮ トランジスタＱ５がオンすると
継電器ＲＬＩに電流が流れ、継電器ＲＬＩはオンし、継
電器−＆Ｌ１の接点ｒｆＬ１は第１図の点線側（メータ
側）に切替わる。
カレントトランスＴ１の２次側にも電圧が誘起されず、
コンパレータＣＰＩの反転入力端子１９とコンパレータ
ＣＰ２の非反転入力端子２４の電圧ＶＩＮＯは前述した
如く、 Ｖ Ｉ８２ ＜ Ｖ ＩＮＯ＝ Ｖ ２０２ ＜ Ｖ
ＩＮＩであり、この場合コンパレータＣＰ１．ＣＰ２の
出力は双方共オーブンであるため、抵抗Ｒ６を通じてＮ
ＰＮトランジスタＱ１にベース電流が流れ、ＮＰＮ ト
ランジスタＱｌがオンする。ＮＰＮ トランジスタＱ１
がオンすると、ＮＰＮ トランジスタＱ２のベース電圧
は０［ｖ］ に近い値になるため、ＮＰＮ トランジス
タｑ２をオフする。ＮＰＮ トランジスタＱ２がオフす
ると、ＰＮＰ トランジスタＱ３． ＮＰＮ トランジ
スタＱ４にはベース電流が流れないため、ＰＮＰ トラ
ンジスタＱ３．ＮＰＮ）ランジスタｑ４がオフし、抵抗
Ｒ１５、ダイオードＤ２を通じてＦｉＰＮ ）−ランジ
スタＱ５にベース電流が流れ、ＮＰＮ トランジスタｑ
５をオンする。ＮＰＮ トランジスタＱ５がオンすると
継電器ＲＬＩに電流が流れ、継電器ＲＬＩはオンし、継
電器−＆Ｌ１の接点ｒｆＬ１は第１図の点線側（メータ
側）に切替わる。
前述した如く端子１の電圧がＯ［Ｖ］を継続している場
合、トライアックＱ７はオフ状態であるため、継電器Ｒ
ＬＩの接点ｒｆｌが点線側に切替わっても、カレントト
ランスＴＩの１次側に電流が流れず上記の状態はｉｌＭ
される。
合、トライアックＱ７はオフ状態であるため、継電器Ｒ
ＬＩの接点ｒｆｌが点線側に切替わっても、カレントト
ランスＴＩの１次側に電流が流れず上記の状態はｉｌＭ
される。
この状態において端子１に定着器をオンする信号（プラ
ス電圧）が印加されると、抵抗Ｒ１９を通じてＮＰＮ
トランジスタｑ６にベース電流が流れ、ＮＰＮ ）ラン
ジスタｑ６はオンする。 ＮＰＮ トランジスタｑ６が
オンするとＮＰＮ トランジスタｑ２のベースはダイオ
ードＤ４．ＮＰＮ）ランジスタＱ６のコレクタ、エミッ
タを通じてＧＮＤに接続されるため、ＮＰＮ トランジ
スタＱ２はオフし、前述した如＜ＰＮＰトランジスタＱ
３． ＮＰＮ トランジスタｑ４がオフし、ＮＰＮ ト
ランジスタＱ５がオンし、継電器ＲＬＩがオン状態を継
続する。一方、ＮＰＮ トランジスタｑ６がオンするこ
とにより抵抗Ｒ１８を通じてソリッドステートリレー
５ＳＲＩの発光素子０１０に電流が流れるため、ソリッ
ドステートリレー５ＳＲＩがオンし、トライアックｑ７
にはゲート電流が流れる。トライアックＱ７はゲート電
流が流れることによりオンし、端子２−カレントトラン
スＴ１の１次側−継電器ＲＬＬの接点「１１−サーマル
プロテクタＴＰＩ一定着器ヒータ旧−トライアックｑ７
−コイルＬ１一端子３の主電流ループが形成され定着器
ヒータＨ１に電流が流れる。
ス電圧）が印加されると、抵抗Ｒ１９を通じてＮＰＮ
トランジスタｑ６にベース電流が流れ、ＮＰＮ ）ラン
ジスタｑ６はオンする。 ＮＰＮ トランジスタｑ６が
オンするとＮＰＮ トランジスタｑ２のベースはダイオ
ードＤ４．ＮＰＮ）ランジスタＱ６のコレクタ、エミッ
タを通じてＧＮＤに接続されるため、ＮＰＮ トランジ
スタＱ２はオフし、前述した如＜ＰＮＰトランジスタＱ
３． ＮＰＮ トランジスタｑ４がオフし、ＮＰＮ ト
ランジスタＱ５がオンし、継電器ＲＬＩがオン状態を継
続する。一方、ＮＰＮ トランジスタｑ６がオンするこ
とにより抵抗Ｒ１８を通じてソリッドステートリレー
５ＳＲＩの発光素子０１０に電流が流れるため、ソリッ
ドステートリレー５ＳＲＩがオンし、トライアックｑ７
にはゲート電流が流れる。トライアックＱ７はゲート電
流が流れることによりオンし、端子２−カレントトラン
スＴ１の１次側−継電器ＲＬＬの接点「１１−サーマル
プロテクタＴＰＩ一定着器ヒータ旧−トライアックｑ７
−コイルＬ１一端子３の主電流ループが形成され定着器
ヒータＨ１に電流が流れる。
以上述べたのが正常時の回路動作であるが、次に異常時
の動作について第４図、第５図に示すタイムチャートを
参照して説明する。
の動作について第４図、第５図に示すタイムチャートを
参照して説明する。
第４図はトライアックｑ７が双方向導通状態となるよう
な破壊の場合のタイムチャートであり、第５図はトライ
アックｑ７が片方向のみ導通状態となる破壊を起した場
合のタイムチャートである。
な破壊の場合のタイムチャートであり、第５図はトライ
アックｑ７が片方向のみ導通状態となる破壊を起した場
合のタイムチャートである。
端子１に０【ｖ］に近い電圧が印加された状態において
トライアックｑ７が双方向導通となるような破壊を起し
た場合、コンパレータＣＰＩの反転入力端子側電圧とコ
ンパレータＣＰ２の非反転入力端子側電圧であるＶＩＮ
Ｏは第４図（ｂ）の如くなり前述した如く、 Ｖ ｔＮｔ ＜ Ｖ ｓＮｏ ＜ Ｖ １８１の場合に
のみＮＰＮ ）−ランジスタｑ１はオンして、第４図（
Ｃ）の如く動作する。 。
トライアックｑ７が双方向導通となるような破壊を起し
た場合、コンパレータＣＰＩの反転入力端子側電圧とコ
ンパレータＣＰ２の非反転入力端子側電圧であるＶＩＮ
Ｏは第４図（ｂ）の如くなり前述した如く、 Ｖ ｔＮｔ ＜ Ｖ ｓＮｏ ＜ Ｖ １８１の場合に
のみＮＰＮ ）−ランジスタｑ１はオンして、第４図（
Ｃ）の如く動作する。 。
一方、Ｎｆ’Ｎ トランジスタＱＢがオフしているため
、ダイオードＤ４を介してｔ４１’Ｎ トランジスタｑ
６のコレクターエミッタ間に電流が流れず、したがって
、 ＮＰＮ トランジスタＱ１がオフの時は抵抗Ｒ７，
Ｒ８を介してコンデンサＣ４は充電され、ＮＰＮトラン
ジスタＱ１がオンの時は抵抗Ｒ８とＮＰＮ トランジス
タＱｌを介してコンデンサＣ４は放電される。この状態
を第４図（ｄ）に示す、第４図（（１）に示すようにコ
ンデンサＣ４の電圧は、ＮＰＮ トランジスタｑ１の、
オンオフの繰返しにより、次第に上昇し、ツェナーダイ
オードＺ［１１のツェナー電圧とＮＰＮ トランジスタ
Ｑ２のベース・エミッタ間電圧とを加えた電圧（この電
圧なりｏ＊ｏｓと呼称する）に近い電圧に達すると、Ｎ
ＰＮ トランジスタｑ２にベース電流が流れ、ＮＰＮ
トランジスタｑ２はオ、ンする。ＮＰＮ トランジスタ
Ｑ２がオンすると抵抗ＲＩＯ，ＮＰＮ トランジスタｑ
２を介してＰＮＰ ）−ランジスタＱ３にベース７電流
が流れ、ＰＮＰ トランジスタＱ３がオンする。ＰＮＰ
）ランジスタｑ３がオンすることにより、ＰＮＰトラ
ンジスタｑ３．抵抗Ｒ１３を介してＮＰＮ トランジス
タＱ４のベース電流が流れ、ＮＰＮ ）ランジスタｑ４
がオンする。 ＮＰＮ トランジスタｑ４がオンすると
、抵抗Ｒ１２。
、ダイオードＤ４を介してｔ４１’Ｎ トランジスタｑ
６のコレクターエミッタ間に電流が流れず、したがって
、 ＮＰＮ トランジスタＱ１がオフの時は抵抗Ｒ７，
Ｒ８を介してコンデンサＣ４は充電され、ＮＰＮトラン
ジスタＱ１がオンの時は抵抗Ｒ８とＮＰＮ トランジス
タＱｌを介してコンデンサＣ４は放電される。この状態
を第４図（ｄ）に示す、第４図（（１）に示すようにコ
ンデンサＣ４の電圧は、ＮＰＮ トランジスタｑ１の、
オンオフの繰返しにより、次第に上昇し、ツェナーダイ
オードＺ［１１のツェナー電圧とＮＰＮ トランジスタ
Ｑ２のベース・エミッタ間電圧とを加えた電圧（この電
圧なりｏ＊ｏｓと呼称する）に近い電圧に達すると、Ｎ
ＰＮ トランジスタｑ２にベース電流が流れ、ＮＰＮ
トランジスタｑ２はオ、ンする。ＮＰＮ トランジスタ
Ｑ２がオンすると抵抗ＲＩＯ，ＮＰＮ トランジスタｑ
２を介してＰＮＰ ）−ランジスタＱ３にベース７電流
が流れ、ＰＮＰ トランジスタＱ３がオンする。ＰＮＰ
）ランジスタｑ３がオンすることにより、ＰＮＰトラ
ンジスタｑ３．抵抗Ｒ１３を介してＮＰＮ トランジス
タＱ４のベース電流が流れ、ＮＰＮ ）ランジスタｑ４
がオンする。 ＮＰＮ トランジスタｑ４がオンすると
、抵抗Ｒ１２。
ＮＰＮ トランジスタＱ４を介してＰＮＰ トランジス
タｑ３のベース電流が流れるため、ＰＮＰ トランジス
タｑ３とＮＰＮ トランジスタＱ４で構成される回路、
は自己保持回路として動作し、ＮＰＮ トランジスタｑ
２がオフしてもオン状態を継続する。一方、ＮＰＮ ト
ランジスタＱ４がオンするとＮＰＮ ）ランジスタｑ５
のベース電流は遮断されるため、ＮＰＮ トランジスタ
Ｑ５はオフし、継電器ＲＬＩもオフし、継電器ＲＬＩの
接点ｒ１１は第１図の実線の状態に復旧し、定着器ヒー
タＨ１の電流は遮断される。
タｑ３のベース電流が流れるため、ＰＮＰ トランジス
タｑ３とＮＰＮ トランジスタＱ４で構成される回路、
は自己保持回路として動作し、ＮＰＮ トランジスタｑ
２がオフしてもオン状態を継続する。一方、ＮＰＮ ト
ランジスタＱ４がオンするとＮＰＮ ）ランジスタｑ５
のベース電流は遮断されるため、ＮＰＮ トランジスタ
Ｑ５はオフし、継電器ＲＬＩもオフし、継電器ＲＬＩの
接点ｒ１１は第１図の実線の状態に復旧し、定着器ヒー
タＨ１の電流は遮断される。
第、５図に示すようにトライアックＱ７が片方向導通と
なる破壊を起した場合は、コンデンサＣ４がＶ Ｑ ２
Ｇ、Ｈになるまでの時間、すなわち、ＮＰＮ ）−ラ
ンジスタＱ２がオンするまでの時間が双方向導通破壊の
場０合より長くなるだけであって、他の回路動作は前述
の双方向導通破壊の場合と同じである。
なる破壊を起した場合は、コンデンサＣ４がＶ Ｑ ２
Ｇ、Ｈになるまでの時間、すなわち、ＮＰＮ ）−ラ
ンジスタＱ２がオンするまでの時間が双方向導通破壊の
場０合より長くなるだけであって、他の回路動作は前述
の双方向導通破壊の場合と同じである。
なお前述した如＜ＰＮＰトランジスタｑ３とＮＰＮ ト
ランジスタＱ４で構成される回路は、自己保持回路であ
るため、カレントトランスＴ１の１次側に電流が流れず
、 Ｖ ＩＮＯ” Ｖ ２０２ となり、ＮＰＮ トランジスタＱ１がオンし、ＮＰＮ
トランジスタＱ２がオフしてもオン状態をｆ４！続する
。
ランジスタＱ４で構成される回路は、自己保持回路であ
るため、カレントトランスＴ１の１次側に電流が流れず
、 Ｖ ＩＮＯ” Ｖ ２０２ となり、ＮＰＮ トランジスタＱ１がオンし、ＮＰＮ
トランジスタＱ２がオフしてもオン状態をｆ４！続する
。
以上のように定着器ヒータを含む主電流回路にカレント
トランスとコンパレータ２個による異常電流の検知回路
を付加することにより、定着器ヒータの異常電流による
発熱から周囲の部品、ひいては装置全体を保護すること
ができる。なお、コンパレータ２個による検知を行った
場合には、トライアックＱ７が片方向導通の破壊を起し
た場合において、その電流値が第５図で説明したものよ
り小さく、ｖｉｓａが第６図（ｂ） 、 （ｄ）の場合
においても、ＮＰＮ ｌ−ランジスタＱ１は第６図（Ｃ
） 、 （ｅ）の如くオンオフし、コンデンサＣ４を充
電させ、前記の如く継電器ＲＬＩを復旧させる効果があ
る。しかしながら、コンパレータ１個による検知の場合
、例えばコンパレータＣＰ１のみの検知による場合、第
６図（ｆ）の方向の異常電流の検知は第６図（ｇ）に示
す如く、ＮＰ！１ トランジスタＱ１のオンオフにより
可能であるが、第６図（ｈ）の方向の異常電流の場合、
第６図（ｉ）に示す如＜ＮＰＮトランジスタＱ１はオフ
のままであるため検知が不可能であり、継電器ＲＬＩは
復旧しない。
トランスとコンパレータ２個による異常電流の検知回路
を付加することにより、定着器ヒータの異常電流による
発熱から周囲の部品、ひいては装置全体を保護すること
ができる。なお、コンパレータ２個による検知を行った
場合には、トライアックＱ７が片方向導通の破壊を起し
た場合において、その電流値が第５図で説明したものよ
り小さく、ｖｉｓａが第６図（ｂ） 、 （ｄ）の場合
においても、ＮＰＮ ｌ−ランジスタＱ１は第６図（Ｃ
） 、 （ｅ）の如くオンオフし、コンデンサＣ４を充
電させ、前記の如く継電器ＲＬＩを復旧させる効果があ
る。しかしながら、コンパレータ１個による検知の場合
、例えばコンパレータＣＰ１のみの検知による場合、第
６図（ｆ）の方向の異常電流の検知は第６図（ｇ）に示
す如く、ＮＰ！１ トランジスタＱ１のオンオフにより
可能であるが、第６図（ｈ）の方向の異常電流の場合、
第６図（ｉ）に示す如＜ＮＰＮトランジスタＱ１はオフ
のままであるため検知が不可能であり、継電器ＲＬＩは
復旧しない。
［発明の効果］
以上説明したように本発明によれば、異常電流発生時に
定着器等のヒータに流れる電流を確実に遮断することが
できる。
定着器等のヒータに流れる電流を確実に遮断することが
できる。
第１図は本発明の実施例の回路図、
第２図は第１図のコンパレータの検知部を説明するため
の回路図、 第３図は第２図を説明するためのタイムチャート、 第４図、第５図は第１図の回路動作の一部を説明するた
めのタイムチャート、 第６図は効果を説明するためのタイムチャートである。 ＣＰＩ 、ＣＦ２・・・コンパレータ、０１〜Ｃ６・・
・コンデンサ、 Ｑ１〜Ｑ６・・・トランジスタ、 Ｑ７・・・トライアック、 Ｒ１〜ＲＩＯ・・・抵抗、 Ｄ１〜Ｄ４・・・ダイオード、 ＸＤＩ 、ＺＤ２・・・ツェナーダイオード、ＲＬＩ
（ｒｆＬ １） ”・継電器（接点）、ＴＰＩ・・・サ
ーマルプロテクタ、 Ｈｌ・・・定着器、 ５ＳＲＩ・・・ソリッドステートリレー、Ｌｌ・・・コ
イル、 ＳＱＬ 、ＳＱ２・・・スパークキラー、Ｔ１・・・カ
レントトランス。
の回路図、 第３図は第２図を説明するためのタイムチャート、 第４図、第５図は第１図の回路動作の一部を説明するた
めのタイムチャート、 第６図は効果を説明するためのタイムチャートである。 ＣＰＩ 、ＣＦ２・・・コンパレータ、０１〜Ｃ６・・
・コンデンサ、 Ｑ１〜Ｑ６・・・トランジスタ、 Ｑ７・・・トライアック、 Ｒ１〜ＲＩＯ・・・抵抗、 Ｄ１〜Ｄ４・・・ダイオード、 ＸＤＩ 、ＺＤ２・・・ツェナーダイオード、ＲＬＩ
（ｒｆＬ １） ”・継電器（接点）、ＴＰＩ・・・サ
ーマルプロテクタ、 Ｈｌ・・・定着器、 ５ＳＲＩ・・・ソリッドステートリレー、Ｌｌ・・・コ
イル、 ＳＱＬ 、ＳＱ２・・・スパークキラー、Ｔ１・・・カ
レントトランス。
Claims (1)
- 【特許請求の範囲】 定着器等のヒータに流れる電流を遮断するための遮断手
段と、 前記定着器等のヒータの非駆動時に前記定着器等のヒー
タに流れる異常電流を検出する検出手段と、 該検出手段によって異常電流が検出されたときに前記定
着器等のヒータに流れる電流を遮断するように前記遮断
手段を制御する手段とを具えたことを特徴とする遮断回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19293086A JPS6349911A (ja) | 1986-08-20 | 1986-08-20 | 遮断回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19293086A JPS6349911A (ja) | 1986-08-20 | 1986-08-20 | 遮断回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6349911A true JPS6349911A (ja) | 1988-03-02 |
Family
ID=16299358
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19293086A Pending JPS6349911A (ja) | 1986-08-20 | 1986-08-20 | 遮断回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6349911A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0264680A (ja) * | 1988-08-31 | 1990-03-05 | Mita Ind Co Ltd | 加熱定着装置 |
| JPH02259792A (ja) * | 1989-03-31 | 1990-10-22 | Canon Inc | 画像形成装置 |
| US5420396A (en) * | 1991-02-28 | 1995-05-30 | Canon Kabushiki Kaisha | Heating apparatus which interrupts energization in overheated state |
-
1986
- 1986-08-20 JP JP19293086A patent/JPS6349911A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0264680A (ja) * | 1988-08-31 | 1990-03-05 | Mita Ind Co Ltd | 加熱定着装置 |
| JPH02259792A (ja) * | 1989-03-31 | 1990-10-22 | Canon Inc | 画像形成装置 |
| US5420396A (en) * | 1991-02-28 | 1995-05-30 | Canon Kabushiki Kaisha | Heating apparatus which interrupts energization in overheated state |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW202427903A (zh) | 電子保險絲電路及應用其的電路系統 | |
| JPS6349911A (ja) | 遮断回路 | |
| JPH11235028A (ja) | スイッチング電源装置 | |
| CN112271703A (zh) | 一种短路保护电路及电器设备 | |
| JP3574599B2 (ja) | 入力過電圧制限機能を備えた突入電流防止回路 | |
| JPH04181176A (ja) | 断線検知回路 | |
| US5420396A (en) | Heating apparatus which interrupts energization in overheated state | |
| JPH0473327B2 (ja) | ||
| JP2001128370A (ja) | 電源逆接続保護回路 | |
| JP3244748B2 (ja) | 加熱装置 | |
| CN119125867B (zh) | 一种继电器模块的检测装置及方法、电子设备和车辆 | |
| JP2002354659A (ja) | 過電流保護装置 | |
| JPS61219216A (ja) | 半導体スイツチ回路 | |
| JPH11196529A (ja) | 電源装置 | |
| CN216560832U (zh) | 接地检测电路及电器 | |
| CN119009887B (zh) | 一种多功能漏电检测保护电路装置 | |
| KR0119285B1 (ko) | 과전류 제한회로 | |
| JPH04185228A (ja) | インバータの短絡保護装置 | |
| AU631337B2 (en) | Transformerless power monitor circuit having means for electronically latching dc alarms | |
| JPH04308415A (ja) | 電源異常監視回路 | |
| TWI277855B (en) | Switching power supply and the reverse current protection circuit thereof | |
| JP2506761Y2 (ja) | 電圧検出器 | |
| CN116365498A (zh) | 一种防反接电路与电路拓扑 | |
| KR0147219B1 (ko) | 전원공급장치의 저전압 보호회로 | |
| JPH02155477A (ja) | 電力変換装置保護装置 |