JPS6349938A - 命令先取り制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概要］ 命令実行ユニットと命令先取りバッファとを含む演算制
御装置（ＣＰＩＪ”）と、これに接続される主記憶装置
により構成され、命令実行ユニットは命令先取りバッフ
ァを介して、主記憶装置に格納されているいくつかの命
令を先取りして読み出し、その命令を逐次実行するよう
にした命令先取り制御装置であって、命令先取りバッフ
ァにおける命令先取りバイト数をプログラムの環境（ジ
ャンプ命令の頻度）に対応して最適になるように自動的
に設定できるようにしたものである。

［産業上の利用分野］ 本発明は、命令先取り制御装置に関し、更に詳しくは、
命令実行ユニットと命令先取りバッファとを含む演算制
御装置と、これに接続される主記憶装置により構成され
るマイクロプロセッサ装置における命二令先取り制御を
行うための装置に関する。

命令先取り制御は、処理の高速化のために有効な手法で
あって、命令実行ユニットで実行する命令のいくつかを
、予め主記憶装置から先取りして読み出し、これを命令
先取りバッファに格納し、命令実行ユニットは、一つの
命令を完了するごとに命令先取りバッファに格納された
命令を実行するものである。従って、命令実行ユニット
は、ひとつの命令を終了するたびに、主記憶装置から次
の命令を読み出す必要がなくなり、高速処理が行える。

［従来の技術］ 第４図は、従来の命令先取り制すＩｌ装置の構成例を示
すブロック図である。図において、１は演陣制御２ｉＩ
装置（ＣＰＵ）で、例えば８０８６（１６ビツトマイク
ロプロセツサ）が用いられる。この演算制御ｊＤ装置１
において、２は命令実行ユニット、３は命令実行ユニッ
ト２からの論理アドレスを入力し物１！１７ドレスに変
換するアドレス変換ユニット、４はバスインターフェイ
スユニット、５は命令先取り制御を行う命令先取り制御
ユニット、６は先取りした命令を一時格納する命令先取
りバッファである。７はプログラムステップが格納され
た主２ｉｉ装置、８はＩ　／　Ｏ１ｉＩＩ　ｌ１ＩＩア
ダプタで、これらはバスを介してｃｐｕｉ内のバスイン
ターフェイスユニット４に接続されている。

このように構成された装置において、命令実行ユニット
２は、主記憶装置７に記憶された各種の命令を、バスイ
ンターフェイスユニット４．バスを介して読み出し実行
する。命令先取りｔｉ制御ユニット５は、主記憶装置７
に記憶された命令のいくつかを予め命令先取りバッファ
６に格納しておき、命令実行ユニット２がひとつの命令
を実行するごとに、主記憶装置７まで命令を読み出しに
ゆく手間を省くように制御するものである。

［発明が解決しようとする問題点］ このような従来の命令先取り制御装置は、命令先取りバ
ッフ７６のバイト数が例えば６バイトといったように固
定されており、その（直は、（ａ）プロセッサの１命令
当りのバイト数、＜ｂ）、ｆｒＩ令先取りを無効化する
ジャンプ命令のＶ１度、（Ｃ）バスインターフェイスユ
ニットのバス性能（バス幅、バスサイクルタイム）等を
考慮して最適値に選定される。

しかしながら、命令先取りを無効化するジャンプ命令の
頻度や、バスサイクルタイムは、主記憶装置７に格納す
るプログラムの内容や、外部ハードウェアの構成等によ
って変化する。又、プロセッサの３２ビツト化及びバス
インターフェイスの互換性（１６ビツト）を考慮したプ
ロセッサでは、バスインターフェイスユニット４のバス
幅（ビット数〉は、初期化において可変となっている。

このため、命令先取りバッファ６のバイト数を固定にす
ると、プログラムの内容や、外部ハードウェアの構成に
よっては命令先取りの機能が有効に働かなくなり、高速
処理を阻害するという不具合が生ず乙。

本発明は、このような点に鑑みてなされたものであって
、命令先ＩＲリバッファのバイト数を可変にできるプロ
グラマブルの設定手段を設け、ジャンプ命令の頻度やデ
ータバスのビット数等の環境により、命令先取りバッフ
ァのバイト数を最適値にジャンプ命令の実行後において
自動釣に設定できるようにし、常にプロセッサの高速処
理を可能とする命令先取り制御装置を提供することを目
的としている ［問題点を解決するための手段］ 第１図は、本発明の命令先取り制御２′０装冒の原理ブ
ロック図である（第４図と同一のものは同一の符号を付
して示す）。命令先取り制御ユニット５において、５１
は第１の先取りバイト数設定手段でプログラマブル設定
可能な例えばレジスタで構成されており、ここに設定さ
れるデータは命令実行ユニット２から与えられる。５２
は第２の先取りバイト数設定手段で例えばレジスタで構
成され、第１の先取りバイト数設定手段５１から与えら
れるデータをジャンプ命令実行後のタイミングによって
設定するようになっている。

［作用］ 第１の先取りバイト数５１には、データバスのビット数
や、命令実行ユニット２で実施したジャンプ命令の頻度
に応じて決められた最適な命令先取りバイト数データが
、命令実行ユニット２から与えられて設定される。第２
の先取りバイト数設定手段５２は、第１の先取りバイト
数設定手段５１にプログラマブルに設定されるデータを
ジャンプ命令実行後のタイミングで設定する。命令先取
り制御ユニット５は、第２の先取りバイト数設定手段５
２に設定されたバイト数を基に命令先取り制御を行う。

［実施例］ 以下、図面を参照して本発明の実施例を詳細に説明する
。

第２図は本発明の一実施例を示す構成ブロック図である
。第１図と同じものは、同一の符号を付して示す。命令
実行ユニット２と主記憶装置７とを結ぶバスインターフ
ェイスユニット４において、４１はバス制御を行うバス
制御部で、制御線４電、応答線１２が接続される。４２
はデータの授受を行うトランシーバ／レシーバ、４３は
ドライバでデータの中のコードを命令先取りバッファ６
に出力する。これらはいずれもデータ線ｉｏに接続され
ている。

４４は命令実行ユニット２から出力されるオペランド・
アクセス要求信号と、命令先取り制御ユニット５から出
力されるコード・フェッヂ要求信号との競合を判定する
競合判定部で、ここからバス制御部４１にアクセス要求
が出力される。４５はコードアドレスを一時格納するコ
ードアドレスレジスタで、ここからのアドレス信号はマ
ルチプレクサ（ＭＰＸ）で切換えられ、アドレス線！Ａ
に出力される。

命令先取りバッファ６が空いているかどうかによって命
令先取りの制御を行う命令先取り制御ユニット５におい
て、５１は第１の先取りバイト数設定手段で、命令実行
ユニット２から与えられるデータをプログラマフルに設
定する。５２は第２の先取りバイト数設定手段で、第１
の先取りバイト数設定手段５１に設定されたデータを、
ジャンプ命令実行後のタイミングで設定する。５３はバ
ッフ７カウンタで、バス制御部４１から出力されるレス
ポンスをカウントアツプ信号とすると共に後述する比較
手段５４から出力されるレスポンス信号をカウントダウ
ン信号とする。又、命令実行ユニット２から出力される
ジャンプ命令実行信号によってｉｔ　Ｏ”クリアされる
。

比較手段５４は、命令実行ユニット２から出力されるコ
ード・フェッチ要求バイト数と、バッファカウンタ５３
のカウント数とを比較し、その比較結果を命令実行ユニ
ット２にレスポンス信号として与えると共に、バッファ
カウンタ５３にカウントダウン信号として与えている。

５５は比較手段で、第２の先取りバイト数５２からの′
設定値と、バッファカウンタ５３のカウント数とを比較
し、その比較結果をコード・フェッチ聾求信号として競
合判定部４４に与える。

命令先取りバッファ６は、ドライバ４３からのコードを
一時格納し、命令実行ユニット２に出力する。

このように構成された装置の動作を第３図のタイムチャ
ートを参照しながら説明すれば以下の通りである。

はじめに、命令実行ユニット２は、（イ）に示すように
、自分が実行するプログラムにおけるジャンプ命令の頻
度等を考慮して決められ８適な命令先取りバイト数設定
データＤａを、第１の先取りバイト数設定手段５１に向
けて出力すると共に、ここからストローブ信号を（ロ）
に示すように与えてデータ［）ａを、第１の先取りバイ
ト数設定手段５１に設定（ラッチ）する。これによって
、第１の先取りバイト数設定手段５１からは、（ハ）に
示すようにデータＤａに相当する先取りバイト−敗デー
タＤｂが、以後引続いて出力されることになる。

このような状態後において、命令実行ユニット２でジャ
ンプ命令が実行されると、ここから（ニ）に示すように
ジャンプ命令実行信号が出力され、第２の先取りバイト
数設定手段５２は、このジャンプ命令実行信号を利用し
、ジャンプ命令実行後のタイミング（ジャブ命令実行信
号の立上り）で、第１の先取りバイト数設定手段５１か
ら出力されている先取りバイト数データＤｂをラッチし
、この設定情１ｓＢを（ホ）に示すように以後出力する
。

第２の先取りバイト数設定手段５２に最適な命令先取り
バイト数データが設定された以後における動作を、命令
先取り、命令実行ユニットによるコード・フェッチ及び
オペランド・アクセスに分けて説明する。

［命令先取り］ バッファカウンタ５３は、命令先取りバッファ６に先取
りされている命令のバイト数をカウントしており、ジャ
ンプ命令が実行された直後は“０′にクリアされている
。比較手段５５は、第２の先取りバイ１〜数設定手段５
２に設定されたＱ適先取すバイト数ＳＢと、バッフ７ノ
ノウンタ５３のカウント値ＢＣとを比較しカウント値Ｂ
Ｃが小さい時（ＢＣ＜ＳＢ）　、バスインターフェイス
ユニット４の競合判定部４４にコード・フェッチ要求を
出力する。競合判定部４４は、命令実行ユニット２から
のオペランド・アクセス要求と、コード・フェッチ要求
の競合判定を行い、オペランド・アクセス要求が出力さ
れていない場合、コード・フェッチを実行する。

ジャンプ命令実行後の最初のコード・フェッチでは、バ
スインターフェイスユニット４は、アドレス変換ユニッ
ト３内に設けられたコードレジスタ３１の内容を、バス
インターフェイスユニット４内のコードアドレスレジス
タ４５にラッチすると同時にこのアドレスによりコード
をフェッチする。フードフェッチを終了すると、コード
アドレスレジスタ４５の値及びバッファカウンタ５３の
カウント値ＢＣをそれぞれカウントアツプする。

一方、ジャンプ命令実行後の最初でないコードフェッチ
の場合は、バスインターフェイスユニット４は、コード
アドレスレジスタ４５にセットされている内容をアドレ
スとしてバスをアクセスする。

［命令実行ユニットによるコードフェッチ］命令実行ユ
ニット２は、命令先取り制御ユニット５の比較手段５４
に対し、コードフェッチ要求バイト数の信号を出力し、
コードフェッチを要求する。比較手段５４はこの要求バ
イト数Ｒ８をバッファカウンタ５３のカウント値ＢＣと
比較し、バッファカウント値ＢＣが大きい場合（ＢＣ＞
ＲＢ）、レスポンスを命令実行ユニット２に通知すると
共に、バッファカウンタ５３のカウント値ＢＣをカウン
トダウンする。命令実行ユニット２は、レスポンスを命
令先取り制御ユニット５から受けると、命令先取りバッ
フ７６からコードを読み出しコード・フェッチする。又
、命令実行ユニット２は、ジャンプ命令実行信号をバッ
ファカウンタ５３及び第２の先取りバイト数設定手段５
２に出力し、バッファカウンタ５３をＯ′′にクリアす
ると共に、第２の先取りバイト数設定手段５２に、第１
の先取りバイト数設定手段５１がらのデータを自き込む
。

［オペランド・アクセス］ 命令実行ユニット２によるオペランド・アクセスは、オ
ペランド・アクセス要求信号がバスインターフェイスユ
ニット４の競合判定部４４に通知され、間合判定部４４
は、コード・フェッチ要求との競合を判定し、先取りす
る命令要求が無いと判定されれば、バス制御部４１にア
クセスを要求し、レスポンスデータを命令実行ユニット
２に通知する。

［発明の効果］ 以上詳細に説明したように、本発明によれば、先取りバ
イト数設定手段に命令実行ユニットから出力される最適
な命令先取りバイト数データが、ジャンプ命令実行後の
タイミングでプログラマブルに設定されるように構成し
たものである。従って、本発明によれば、命令実行ユニ
ットが実行するプログラム環境（ジャンプ命令の頻度等
）に対応して、常に最適な先取りバイト数による命令先
取り制御ができ、高速処理が可能な命令先取り制ｍ装置
を提供できる。

【図面の簡単な説明】

第１図は本発明の命令先取り制御装置の原理ブロック図
、第２図は本発明の一実施例を示す構成ブロック図、第
３図は第１．第２の各先取りバイト数設定手Ｑのラッチ
タイミングを示すタイムチャート、第４図は従来の命令
先取り制御装置の構成例を示すブロック図である。 第１図、第２図において、 １・・・演算制御装置 ２・・・命令実行ユニット ３・・・アドレス変換ユニット ４・・・バスインターフェイスユニット５・・・命令先
取り制御ユニット ６・・・命令先取りバッファ ７・・・主記憶装置 ５１・・・第１の先取りバイト・数５９定手「Ｑ５２・
・・第２の先取りバイト数設定手段である。 不発明の、８豐“王Ｖフ゛ロツクロ 掌紹１　図 （イン　　言置ス巨データＤａ　く；＝＝＝＝＝＝＝＝
＝コ〉（Ｄ）　　ヌトＯ−１−一り−−「− ↓ ラッチ ↓ ラッチ ｔ？１作の一利を示すタイムｆせ一ト 第３　図

Claims (1)

1. 【特許請求の範囲】 命令実行ユニット（２）と、命令先取りバッファ（６）
   を含む制御装置（１）、 この演算制御装置（１）に接続される主記憶装置（７）
   により構成され、 前記命令実行ユニット（２）は前記命令先取りバッファ
   （６）を介して前記主記憶装置（７）に格納されている
   いくつかの命令を先取りして読み出し当該命令を逐次実
   行するようにした命令先取り制御装置において、 前記命令先取りバッファ（６）における命令先取りバイ
   ト数を設定する先取りバイト数設定手段（５２）を設け
   、この先取りバイト数設定手段（５２）に前記命令実行
   ユニットから与えられる最適な命令先取りバイト数デー
   タを、ジャンプ命令実行後のタイミングで設定するよう
   にしたことを特徴とする命令先取り制御装置。