JPS6350048A - セラミツク電子部品の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、集積回路基板モジュール等のセラミック電
子部品の製造方法に関し、さらに詳しくいうと、セラミ
ックシートに外部の回路に接続するためのリードピンが
埋設された電子部品に関する。

〔従来の技術〕

８００〜１０００℃という比較的低い温度で焼成可能な
絶縁セラミクスの開発に伴い、未焼結のセラミックシー
トにＮｉ等の卑金属を用いたメタライペーストを印刷し
、これらセラミックシートとメタライズペーストとを、
不活性ガス雰囲気や還元雰囲気等の非酸化雰囲気で同時
焼成する方法が既に一般化している。

さらに、この種のセラミック電子部品では。

セラミックシートに凹部や貫通孔を設け、この中に導電
製または絶縁製のペーストを充填すると共に、この中に
リードピンを挿入し、上記ペーストをセラミックシート
と同時に焼成し、リードピンをセラミックシートに固着
する方法も既に提案されている。この場合、上記リード
ピ　□ンには、Ｆｅ、Ｎｉ、Ｃｒ等の卑金属またはこれ
らの合金で、耐酸化性の高いものが使用される。

〔発明が解決しようとする問題点〕

しかし、上記の方法では、脱バインダ処理の時に、未焼
結のセラミックシートから発散した有機成分がリードピ
ンの表面に付着し１表面が荒れたり、酸化被膜が形成さ
れる。このため実際には、焼成後にリードピンを研磨す
る必要があり、同時焼成による工程簡略化の利点を充分
生かしきれない。

この発明は、従来のセラミック電子部品製造方法におけ
る上記の問題点を解決するためなされたもので、その目
的は、リードピンへの有機成分の付着を確実に防止する
ことを目的とする。

〔問題を解決するための手段〕

この発明による方法を１図面の符号を引用しながら説明
すると５未焼結のセラミックシート１にリードピン収納
部３．３−を設け、まず。

同シート１を脱バインダ処理する。その後、リードピン
収納部３，３−にペースト５を充填すると共に、同収納
部３．３−にリードピン２゜２−を挿入し、上記未焼結
のセラミックシート１とペースト５を非酸化雰囲気で焼
成する。

なお、リードピン収納部３．３−は９通常の場合１貫通
孔や四部等で、この中にリードピン２．２−を挿入する
。また、ペースト５は、導電性のメタライズペーストや
絶縁性のセラミックペーストが使用される。

〔作　　　用〕

上記の方法では、リードピン収納部３，３−へのリード
ピン２，２　の取付は前に、セラミックシー１−１を脱
バインダ処理しているため。

その後の焼成工程で、セラミックシート１に含まれる有
機成分が発散し７　リードピン２．　２−に付着するこ
とがない。

〔実　施　例〕

次に２図面を参照しながらこの考案の実施例について説
明する。

まず、Ａｌ１０３．ＳｉＯ２，ＣａＯ，ＭｇＯ，Ｂ２０
３を主体とする磁器原料に、バインダとしてポリビニル
アルコールを加え、常法により磁器スラリを作り、これ
をドクターブレード法で延伸し、未焼結のセラミックシ
ー＋−ｉ。

いわゆるグリーンシートを作った。さらに、このセラミ
ックシート１にリードピン収納部３゜３−とじて、第１
図に示すような貫通孔を設けた。

次に、このセラミックシート１を４００℃の温度で加熱
することにより、脱バインダ処理した。

その後、この表面に、Ｎｉを主体とするメタライズペー
ストを用いて１図示されてない電極や配線パターンを印
刷すると共に、上記リードピン収納部３．３−にペース
ト５としてメタライズペーストを充填した。

次いで、第２図で示すように、Ｎｉ合金製のリードピン
２．２−を上記リードピン収納部３゜３−に差込み、こ
の状態で、セラミックシート１を焼成炉に入れ、不活性
ガス雰囲気で最高１０００℃の温度でセラミックシート
１とペースト５を同時焼成した。これにより、第１図と
第３図で示すような集積回路基板モジュールを構成した
。

セラミックシート１は、１闇だけでなく、第４図で示す
ように、多層に積層することもできる。この場合は、積
層するセラミックシート１゜１−の対応する位置にリー
ドピン収納部３．３・−とじて連続する貫通孔を設け、
ここにリードピン２，２−を貫通させる。また、リード
ピン収納部３．３−とじて、上記のような貫通孔の他、
第４図において最下層のセラミックシート１のように、
一端が閉じた凹部を設けることもできる。リードピン２
．２−の材質は、Ｆｅ。

Ｎｉ、Ｃｒ等の卑金属またはこれらの合金で。

耐酸化性の高いものが使用されるが、できるだけセラミ
ックシート１と熱膨張係数が近いものが望ましい。

なお、この発明は、上記実施例において示した集積回路
基板モジュールだけでなく、セラミ７クパツケージ、ピ
ンボード、築積回路搭載用補助基板、その他セラミック
シー１・１にリードピン２．２−を貫通させる部品の製
造全般に適用することができる。

〔発明の効果〕

以上説明した通り、この発明によれば、未焼結のセラミ
ックシートに含まれる有機成分が。

焼成時にリードピンに付着して、その表面を荒らしたり
、酸化被膜を形成したりすることがない。従って、焼成
後の研磨工程が不要になる等。

同時焼成による工程の簡略化の利点をそのま−活かすこ
とができるようになる。

【図面の簡単な説明】

第１図は、この発明の方法により製造された集積回路基
板モジュールの一例を示す縦断斜視図、第２図と第３図
は、同集積回路基板モジュールの製造手順を示す斜視図
、第４図は、集積回路基板モジュールの他の例を示す縦
断斜視図である。

Claims (1)

1. 【特許請求の範囲】 １、セラミックシート１にリードピン２、２・・・を埋
   め込み、これを上記セラミック基板１に固着したセラミ
   ック電子部品の製造方法において、未焼結のセラミック
   シート１にリードピン収納部３、３・・・を設け、同シ
   ート１を脱バインダ処理した後、リードピン収納部３、
   ３・・・にペースト５を充填すると共に、リードピン２
   、２・・・を挿入し、上記未焼結のセラミックシート１
   とペースト５を非酸化雰囲気で焼成してなることを特徴
   とするセラミック電子部品の製造方法。 ２、リードピン収納部３が貫通孔である特許請求の範囲
   第１項記載の製造方法。 ３、リードピン収納部３が凹部である特許請求の範囲第
   １項記載の製造方法。