JPS6350745B2 - - Google Patents
Info
- Publication number
- JPS6350745B2 JPS6350745B2 JP7784981A JP7784981A JPS6350745B2 JP S6350745 B2 JPS6350745 B2 JP S6350745B2 JP 7784981 A JP7784981 A JP 7784981A JP 7784981 A JP7784981 A JP 7784981A JP S6350745 B2 JPS6350745 B2 JP S6350745B2
- Authority
- JP
- Japan
- Prior art keywords
- correlation
- correlation value
- output
- digital
- reference signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/15—Correlation function computation including computation of convolution operations
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Computational Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Data Mining & Analysis (AREA)
- Algebra (AREA)
- Databases & Information Systems (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Image Analysis (AREA)
Description
本発明は相関器に係り、画像又は音声等のアナ
ログ信号をＡ／Ｄ変換した後、このデジタル入力
信号とあらかじめ記憶されているデジタル参照信
号との相関の全ての部分については一致度数を加
算し、相関を重視しない部分については不一致度
数に重み付けして加算することにより、人間の認
識レベルに近い相関値を得ることのできる相関器
を提供することを目的とする。 第１図は、従来の相関器の１例のブロツク系統
図を示す。端子１に入来した画像又は音声等のア
ナログ信号は、Ａ／Ｄ変換器２にてアナログ−デ
ジタル変換される。ｎビツトからなる入力信号用
シフトレジスタ３は端子４に入来したクロツクパ
ルスにより、前記Ａ／Ｄ変換器２からのデジタル
入力信号を直列に蓄積し、ｎコの排他的否定論理
和回路（以下EX−NOR回路と呼ぶ）５−１〜５
−ｎに、このデジタル入力信号を各々並例に供給
する。 一方、端子６に入来したデジタル参照信号は、
端子８に入来したクロツクパルスによりｎビツト
からなる参照信号用シフトレジスタ７に供給され
直列に蓄積される。参照信号用シフトレジスタ７
は、蓄積されたこのデジタル参照信号をEX−
NOR回路５−１〜５−ｎに各々並列に供給する。 EX−NOR回路５−１〜５−ｎは、デジタル入
力信号とデジタル参照信号との対応するビツトの
値どおしの排他的否定論理和をとり、両方の値が
同一であれば“１”を出力し、互いに異なれば
“０”を出力する。これらのEX−NOR回路５−
１〜５−ｎの各ビツトごとの出力信号は、加算器
９に夫々供給されて加算される。従つて、この加
算器９からの出力はデジタル入力信号とデジタル
参照信号との相関の度合いを示す相関値である。 デジタル参照信号が、参照データとしてあらか
じめ決められたアナログ信号をＡ／Ｄ変換したデ
ジタルデータとして、参照信号用シフトレジスタ
７にセツトしておくことにより、加算器９はデジ
タル入力信号とデジタル参照信号との相関値を
次々と出力する。これにより入力される信号が、
参照データと同一か否かが判明する。 又、入力信号用シフトレジスタ３の出力を参照
信号用シフトレジスタ７に供給して、遅延された
デジタル入力信号をデジタル参照信号とすること
により自己相関をとることもできる。 第２図Ａ〜Ｆは、上記相関器を画像パターン認
識に応用した場合のパターン図を示す。画像とし
ては簡略のために白黒の２値画像とし、８×３
（＝24）画素からなる第２図Ａに示す直線画像の
マツチングをとることにする。第２図Ａ〜Ｆに示
す斜線部は黒画素、白い部分は白画素である。第
２図Ａは基準となるべき参照信号で構成された直
線を意味する画像である。一方、デジタル入力信
号としては、第２図Ｂ〜Ｆに示す様々なパターン
の画像が入力信号用シフトレジスタ３に供給され
る。又、加算器９からの相関値はデジタル入力信
号とデジタル参照信号とが一致した画素数で表現
される。 まず、第２図Ｂに示す如くデジタル入力信号と
して全て白い画像が入力される時、これを前記の
相関器でマツチングをチエツクすると相関値は
“16”である。同様に、同図Ｃに示す如くデジタ
ル入力信号が全て黒の画像の時には、相関値は
８、同図Ｄに示す如くデジタル入力信号がデジタ
ル参照信号と完全に一致した画像との相関値は
“24”、同図Ｅに示す如くデジタル入力信号が折れ
線のような画像との相関値は“16”、同図Ｆに示
す如くデジタル入力信号がずれた直線の画像との
相関値は“18”である。ここで、同図Ｂに示すデ
ジタル入力信号が全て白い画像、及び同図Ｅに示
すデジタル入力信号が折れ線のような画像の相関
値はともに同じ“16”であり、人間がパターン認
識する結果と上記結果とは極度に異なる。さら
に、同図Ｆに示すほぼ直線に近い画像との相関値
は“18”であり、あまり高い一致度を示さない。
このように、あまりにも厳しくパターンマツチン
グを取り過ぎると、逆に相関器は適正な相関値を
示さないという問題点がある。 第３図は、上記問題点を改善した相関器の１例
の構成図である。同図中、第１図に示すブロツク
と同じ機能を有するものは、同一符号を付してあ
る。 ここで、第２図に示した例をもとに説明する。
第２図Ａに示された画像のうち□の白い画素（16
画素）については、排他的否定論理和をとるのを
やめ常に“０”とするようなマスキングを第３図
に示す回路に於て実施する。即ち、上記の方法に
よれば第２図Ｂに示す画像での相関値は“０”、
同図Ｃに示す画像での相関値は“８”、同図Ｄに
示す画像での相関値は“８”、同図Ｅに示す画像
での相関値は“４”、同図Ｆに示す画像での相関
値は“５”となる。こうすれば、第１図に示す回
路により得た相関値に比べ、第２図Ｅ及び同図Ｆ
に示す画像は同図Ｂに示す画像に比しかなり直線
らしい相関値を得る。 第３図において、端子１１に入来したマスクデ
ータは、端子１２に入来したクロツクパルスによ
りマスク用シフトレジスタ１０に供給され、ここ
で蓄積される。マスク用シフトレジスタ１０は、
蓄積したマスクデータの各ビツトデータをゲート
回路１３−１〜１３−ｎに各々供給する。ゲート
回路１３−１〜１３−ｎはこのマスクデータによ
り、例えばこの内容が“０”の時は、EX−NOR
回路５−１〜５−ｎの出力とは無関係に常に
“０”を出力する。こうすることにより、デジタ
ル入力信号がデジタル参照信号の一致、不一致に
無関係にマスキングを行なうことができる。 又、このマスクデータにより上記とは逆にEX
−NOR回路５−１〜５−ｎの出力とは無関係に
常に“１”（一致している）とすることも可能で
ある。この場合には、第２図の例に従えば同図Ａ
に示す画像パターンに対し、同図Ｂに示す画像の
相関値は“16”、同図Ｃに示す画像の相関値は
“24”、同図Ｄに示す画像の相関値は“24”、同図
Ｅに示す画像の相関値は“20”、同図Ｆに示す画
像の相関値は“21”となり、これは常にマスクデ
ータを“０”にした時の出力に一律に“16”を加
えたものになり同じ内容である。 このように、第３図に示す或る特定のあまり重
要でないデータの相関をとるのを止めるための機
能をもつた従来の相関器は、第２図Ｅ，Ｆに示す
画像のように直線に近い入力画像に対しての一致
度は高められるが、その逆作用として第２図Ｃに
示すすべて黒い画像は、第２図Ａに示す直線の画
像パターンとは完全一致の相関度を示し、人間の
パターン認識とは著しく異なるという欠点があつ
た。 本発明は上記欠点を除去するもので、第４図と
共にその一実施例について説明する。 本発明の実施例も説明の便宜上、従来例と同じ
く画像パターン認識における相関器として説明す
る。本発明の基本的考え方は、マスクをかけてい
る部分については、他のマスクのかかつていない
部分とは異なつた扱いをする。すなわち、マスク
のかかつている部分の一致、不一致は他の部分の
一致、不一致より重み付けを小さくする（例えば
１／２）ことを行ない、この重み付け値と上記一致
画素数との和を相関値としたものである。 第４図は、上記相関値データをアナログ的に出
力する本発明になる相関器の一実施例の回路図を
示す。第４図の実施例では、８画素の相関を得る
相関器を示しているが、これを３組使用すること
により第２図Ａ〜Ｆに示した８×３（＝24）の画
素からなる画像について、パターンマツチングを
得ることができる。第４図において、第３図に示
す回路素子と同じ機能を有するものは同一番号を
付してある。 端子１に入来したデジタル入力信号は８ビツト
入力信号用シフトレジスタ３に供給され、端子４
に入来したクロツクパルスのタイミングで出力端
子Q1〜Q8より排他的論理和回路（以下EX−OR
回路と呼ぶ）１４−１〜１４−８に供給される。 又、端子６に入来したデジタル参照信号は８ビ
ツト参照信号用シフトレジスタ７に供給され、端
子８に入来したクロツクパルスのタイミングで出
力端子Q1〜Q8よりEX−OR回路１４−１〜１４
−８に供給される。一方、端子１１に入来したマ
スクデータは８ビツトマスク用シフトレジスタ１
０に供給され、端子１２に入来したクロツクパル
スのタイミングでダイオードD1〜D8のカソード
に供給される。 ここで、EX−OR回路１４−１〜１４−８の
出力側は抵抗R1-1〜R1-8を介して、トランジス
タTr1のエミツタ側に接続されており、マスク用
シフトレジスタ１０の出力端子Q1〜Q8各々は、
ダイオードD1〜D8、抵抗R3-1〜R3-8を介してEX
−OR回路１４−１〜１４−８の出力端子と抵抗
R1-1〜R1-8の接続点の各々に接続されている。
トランジスタTr1のコレクタ側は、抵抗R2を介し
て＋15Vの電圧源に接続され、かつ、出力端子１
５に接続されており、ベース側は＋5Vの定電圧
源に接続されている。 ここで、マスク用シフトレジスタ１０の出力が
全て“１”の時を考えてみる。マスク用シフトレ
ジスタ１０の出力は全て“１”であるために、ダ
イオードD1〜D8には逆バイアス電圧がかかり、
抵抗R3-1〜R3-8には電流は流れない。一方、EX
−OR回路１４−１〜１４−８のゲート出力は、
オープンコレクタ出力であるので、デジタル入力
信号がデジタル参照信号に一致してEX−OR回
路１４−１〜１４−８の出力が“０”の時には、
抵抗R1-1〜R1-8に電流が流れる。トランジスタ
Tr1のベース側には定電圧が印加されているた
め、電源とトランジスタTr1のコレクタ側との間
に接続されたた抵抗R2には、EX−OR回路１４
−１〜１４−８の出力のうち、“０”の出力の数
に比例した電流が流れ、端子１５からはこの電流
変化に比例した電圧が出力される。 例えば、トランジスタTr1のベース側に＋5Vが
印加されていると、エミツタ電圧は4.3Vの定電
圧に保持されているため、EX−OR回路１４−
１〜１４−８のうちの１つの出力が“０”となる
と、抵抗R1-1〜R1-8の抵抗値を夫々R1オームと
すれば、抵抗R1-1〜R1-8のうち所定の１つの抵
抗には4.3／R1アンペアの電流が流れる。この電
流は抵抗R2を流れる電流とほぼ同じであるので、
抵抗R2の抵抗値をR2オームとすれば端子１５よ
り（15−4.3R2／R1）Ｖの電圧が出力される。従
つて、EX−OR回路１４−１〜１４−８の出力
のうちデジタル入力信号とデジタル参照信号とが
一致して“０”と出力するものの数をｎとする
と、端子１５より出力される電圧は（15−4.3・
R2・ｎ／R1）Ｖとなる。 従つて、マスク用シフトレジスタ１０の出力端
子Q1〜Q8の出力が、“１”の時はEX−OR回路１
４−１〜１４−８の出力にはマスクがかけられな
いので、この出力は有効に使用することができ
る。 次に、マスク用シフトレジスタ１０の出力が全
て“０”の時を考えてみる。デジタル入力信号と
デジタル参照信号とが一致してEX−OR回路１
４−１〜１４−８の出力が“０”の場合、前述の
如くEX−OR回路１４−１〜１４−８の出力は、
オープンコレクタ出力であるのでEX−OR回路
１４−１〜１４−８に電流が流れ、マスク用シフ
トレジスタ１０は何の機能も有しない。一方、デ
ジタル入力信号とデジタル参照信号とが一致せず
EX−OR回路１４−１〜１４−８の出力が“１”
の場合、抵抗R1-1〜R1-8の抵抗値をR3オーム、
ダイオードD1〜D8の電圧降下を夫々0.7Vとすれ
ば、抵抗R1-1〜R1-8には夫々（4.3−0.7）／（R1
＋R3）アンペアの電流が流れる。ここで、（4.3−
0.7）／（R1＋R3）＝4.3／2R1となるように抵抗
R3-1〜R3-8の抵抗値R3を選んだとすれば、端子
１５からの出力電圧はデジタル入力信号とデジタ
ル参照信号とが0.5ビツト一致した出力レベルと
なる。 このことは、とりもなおさずマスクをかけた状
態でデジタル入力信号とデジタル参照信号とが不
一致の画素に対して1/2の重み付けをしたことに
なる。 このようにして、第４図に示す回路系統図を３
組準備して、第２図に示す３×８（＝24）画素か
らなる直線画像の相関を上記回路系統図により求
めれば、きわめて人間のパターン認識に近い相関
値を得ることができる。 前述した第２図の例について具体的に説明す
る。マスクをかける画素については、従来例で説
明したのと同じ位置であるとする。第２図Ｂに示
す画像の場合、一致画素数は“16”、マスク部の
不一致画素数は“０”であるので、相関値は
“16”である。同図Ｃに示す画像の場合、一致画
素数は“８”、マスク部の不一致画素数は“16”
であるのでこの数に1/2の重み付けをして“８”
とし、相関値“16”を得る。同図Ｄに示す画像の
場合、一致画素数は“24”、マスク部の不一致画
素数は“０”であるので、相関値は“24”であ
る。同図Ｅに示す画像の場合、一致画素数は
“16”、マスク部の不一致画素数に重み付けをした
値は“２”であるので相関値“18”を得る。同図
Ｆに示す画像の場合、一致画素数は“18”、マス
ク部の不一致画素数に重み付けをした値は“1.5”
であるので相関値“19.5”を得る。このようにし
て得た第２図Ａ〜Ｆの画像の相関値と、従来例で
得た相関値とを比較すると次表のようになる。
ログ信号をＡ／Ｄ変換した後、このデジタル入力
信号とあらかじめ記憶されているデジタル参照信
号との相関の全ての部分については一致度数を加
算し、相関を重視しない部分については不一致度
数に重み付けして加算することにより、人間の認
識レベルに近い相関値を得ることのできる相関器
を提供することを目的とする。 第１図は、従来の相関器の１例のブロツク系統
図を示す。端子１に入来した画像又は音声等のア
ナログ信号は、Ａ／Ｄ変換器２にてアナログ−デ
ジタル変換される。ｎビツトからなる入力信号用
シフトレジスタ３は端子４に入来したクロツクパ
ルスにより、前記Ａ／Ｄ変換器２からのデジタル
入力信号を直列に蓄積し、ｎコの排他的否定論理
和回路（以下EX−NOR回路と呼ぶ）５−１〜５
−ｎに、このデジタル入力信号を各々並例に供給
する。 一方、端子６に入来したデジタル参照信号は、
端子８に入来したクロツクパルスによりｎビツト
からなる参照信号用シフトレジスタ７に供給され
直列に蓄積される。参照信号用シフトレジスタ７
は、蓄積されたこのデジタル参照信号をEX−
NOR回路５−１〜５−ｎに各々並列に供給する。 EX−NOR回路５−１〜５−ｎは、デジタル入
力信号とデジタル参照信号との対応するビツトの
値どおしの排他的否定論理和をとり、両方の値が
同一であれば“１”を出力し、互いに異なれば
“０”を出力する。これらのEX−NOR回路５−
１〜５−ｎの各ビツトごとの出力信号は、加算器
９に夫々供給されて加算される。従つて、この加
算器９からの出力はデジタル入力信号とデジタル
参照信号との相関の度合いを示す相関値である。 デジタル参照信号が、参照データとしてあらか
じめ決められたアナログ信号をＡ／Ｄ変換したデ
ジタルデータとして、参照信号用シフトレジスタ
７にセツトしておくことにより、加算器９はデジ
タル入力信号とデジタル参照信号との相関値を
次々と出力する。これにより入力される信号が、
参照データと同一か否かが判明する。 又、入力信号用シフトレジスタ３の出力を参照
信号用シフトレジスタ７に供給して、遅延された
デジタル入力信号をデジタル参照信号とすること
により自己相関をとることもできる。 第２図Ａ〜Ｆは、上記相関器を画像パターン認
識に応用した場合のパターン図を示す。画像とし
ては簡略のために白黒の２値画像とし、８×３
（＝24）画素からなる第２図Ａに示す直線画像の
マツチングをとることにする。第２図Ａ〜Ｆに示
す斜線部は黒画素、白い部分は白画素である。第
２図Ａは基準となるべき参照信号で構成された直
線を意味する画像である。一方、デジタル入力信
号としては、第２図Ｂ〜Ｆに示す様々なパターン
の画像が入力信号用シフトレジスタ３に供給され
る。又、加算器９からの相関値はデジタル入力信
号とデジタル参照信号とが一致した画素数で表現
される。 まず、第２図Ｂに示す如くデジタル入力信号と
して全て白い画像が入力される時、これを前記の
相関器でマツチングをチエツクすると相関値は
“16”である。同様に、同図Ｃに示す如くデジタ
ル入力信号が全て黒の画像の時には、相関値は
８、同図Ｄに示す如くデジタル入力信号がデジタ
ル参照信号と完全に一致した画像との相関値は
“24”、同図Ｅに示す如くデジタル入力信号が折れ
線のような画像との相関値は“16”、同図Ｆに示
す如くデジタル入力信号がずれた直線の画像との
相関値は“18”である。ここで、同図Ｂに示すデ
ジタル入力信号が全て白い画像、及び同図Ｅに示
すデジタル入力信号が折れ線のような画像の相関
値はともに同じ“16”であり、人間がパターン認
識する結果と上記結果とは極度に異なる。さら
に、同図Ｆに示すほぼ直線に近い画像との相関値
は“18”であり、あまり高い一致度を示さない。
このように、あまりにも厳しくパターンマツチン
グを取り過ぎると、逆に相関器は適正な相関値を
示さないという問題点がある。 第３図は、上記問題点を改善した相関器の１例
の構成図である。同図中、第１図に示すブロツク
と同じ機能を有するものは、同一符号を付してあ
る。 ここで、第２図に示した例をもとに説明する。
第２図Ａに示された画像のうち□の白い画素（16
画素）については、排他的否定論理和をとるのを
やめ常に“０”とするようなマスキングを第３図
に示す回路に於て実施する。即ち、上記の方法に
よれば第２図Ｂに示す画像での相関値は“０”、
同図Ｃに示す画像での相関値は“８”、同図Ｄに
示す画像での相関値は“８”、同図Ｅに示す画像
での相関値は“４”、同図Ｆに示す画像での相関
値は“５”となる。こうすれば、第１図に示す回
路により得た相関値に比べ、第２図Ｅ及び同図Ｆ
に示す画像は同図Ｂに示す画像に比しかなり直線
らしい相関値を得る。 第３図において、端子１１に入来したマスクデ
ータは、端子１２に入来したクロツクパルスによ
りマスク用シフトレジスタ１０に供給され、ここ
で蓄積される。マスク用シフトレジスタ１０は、
蓄積したマスクデータの各ビツトデータをゲート
回路１３−１〜１３−ｎに各々供給する。ゲート
回路１３−１〜１３−ｎはこのマスクデータによ
り、例えばこの内容が“０”の時は、EX−NOR
回路５−１〜５−ｎの出力とは無関係に常に
“０”を出力する。こうすることにより、デジタ
ル入力信号がデジタル参照信号の一致、不一致に
無関係にマスキングを行なうことができる。 又、このマスクデータにより上記とは逆にEX
−NOR回路５−１〜５−ｎの出力とは無関係に
常に“１”（一致している）とすることも可能で
ある。この場合には、第２図の例に従えば同図Ａ
に示す画像パターンに対し、同図Ｂに示す画像の
相関値は“16”、同図Ｃに示す画像の相関値は
“24”、同図Ｄに示す画像の相関値は“24”、同図
Ｅに示す画像の相関値は“20”、同図Ｆに示す画
像の相関値は“21”となり、これは常にマスクデ
ータを“０”にした時の出力に一律に“16”を加
えたものになり同じ内容である。 このように、第３図に示す或る特定のあまり重
要でないデータの相関をとるのを止めるための機
能をもつた従来の相関器は、第２図Ｅ，Ｆに示す
画像のように直線に近い入力画像に対しての一致
度は高められるが、その逆作用として第２図Ｃに
示すすべて黒い画像は、第２図Ａに示す直線の画
像パターンとは完全一致の相関度を示し、人間の
パターン認識とは著しく異なるという欠点があつ
た。 本発明は上記欠点を除去するもので、第４図と
共にその一実施例について説明する。 本発明の実施例も説明の便宜上、従来例と同じ
く画像パターン認識における相関器として説明す
る。本発明の基本的考え方は、マスクをかけてい
る部分については、他のマスクのかかつていない
部分とは異なつた扱いをする。すなわち、マスク
のかかつている部分の一致、不一致は他の部分の
一致、不一致より重み付けを小さくする（例えば
１／２）ことを行ない、この重み付け値と上記一致
画素数との和を相関値としたものである。 第４図は、上記相関値データをアナログ的に出
力する本発明になる相関器の一実施例の回路図を
示す。第４図の実施例では、８画素の相関を得る
相関器を示しているが、これを３組使用すること
により第２図Ａ〜Ｆに示した８×３（＝24）の画
素からなる画像について、パターンマツチングを
得ることができる。第４図において、第３図に示
す回路素子と同じ機能を有するものは同一番号を
付してある。 端子１に入来したデジタル入力信号は８ビツト
入力信号用シフトレジスタ３に供給され、端子４
に入来したクロツクパルスのタイミングで出力端
子Q1〜Q8より排他的論理和回路（以下EX−OR
回路と呼ぶ）１４−１〜１４−８に供給される。 又、端子６に入来したデジタル参照信号は８ビ
ツト参照信号用シフトレジスタ７に供給され、端
子８に入来したクロツクパルスのタイミングで出
力端子Q1〜Q8よりEX−OR回路１４−１〜１４
−８に供給される。一方、端子１１に入来したマ
スクデータは８ビツトマスク用シフトレジスタ１
０に供給され、端子１２に入来したクロツクパル
スのタイミングでダイオードD1〜D8のカソード
に供給される。 ここで、EX−OR回路１４−１〜１４−８の
出力側は抵抗R1-1〜R1-8を介して、トランジス
タTr1のエミツタ側に接続されており、マスク用
シフトレジスタ１０の出力端子Q1〜Q8各々は、
ダイオードD1〜D8、抵抗R3-1〜R3-8を介してEX
−OR回路１４−１〜１４−８の出力端子と抵抗
R1-1〜R1-8の接続点の各々に接続されている。
トランジスタTr1のコレクタ側は、抵抗R2を介し
て＋15Vの電圧源に接続され、かつ、出力端子１
５に接続されており、ベース側は＋5Vの定電圧
源に接続されている。 ここで、マスク用シフトレジスタ１０の出力が
全て“１”の時を考えてみる。マスク用シフトレ
ジスタ１０の出力は全て“１”であるために、ダ
イオードD1〜D8には逆バイアス電圧がかかり、
抵抗R3-1〜R3-8には電流は流れない。一方、EX
−OR回路１４−１〜１４−８のゲート出力は、
オープンコレクタ出力であるので、デジタル入力
信号がデジタル参照信号に一致してEX−OR回
路１４−１〜１４−８の出力が“０”の時には、
抵抗R1-1〜R1-8に電流が流れる。トランジスタ
Tr1のベース側には定電圧が印加されているた
め、電源とトランジスタTr1のコレクタ側との間
に接続されたた抵抗R2には、EX−OR回路１４
−１〜１４−８の出力のうち、“０”の出力の数
に比例した電流が流れ、端子１５からはこの電流
変化に比例した電圧が出力される。 例えば、トランジスタTr1のベース側に＋5Vが
印加されていると、エミツタ電圧は4.3Vの定電
圧に保持されているため、EX−OR回路１４−
１〜１４−８のうちの１つの出力が“０”となる
と、抵抗R1-1〜R1-8の抵抗値を夫々R1オームと
すれば、抵抗R1-1〜R1-8のうち所定の１つの抵
抗には4.3／R1アンペアの電流が流れる。この電
流は抵抗R2を流れる電流とほぼ同じであるので、
抵抗R2の抵抗値をR2オームとすれば端子１５よ
り（15−4.3R2／R1）Ｖの電圧が出力される。従
つて、EX−OR回路１４−１〜１４−８の出力
のうちデジタル入力信号とデジタル参照信号とが
一致して“０”と出力するものの数をｎとする
と、端子１５より出力される電圧は（15−4.3・
R2・ｎ／R1）Ｖとなる。 従つて、マスク用シフトレジスタ１０の出力端
子Q1〜Q8の出力が、“１”の時はEX−OR回路１
４−１〜１４−８の出力にはマスクがかけられな
いので、この出力は有効に使用することができ
る。 次に、マスク用シフトレジスタ１０の出力が全
て“０”の時を考えてみる。デジタル入力信号と
デジタル参照信号とが一致してEX−OR回路１
４−１〜１４−８の出力が“０”の場合、前述の
如くEX−OR回路１４−１〜１４−８の出力は、
オープンコレクタ出力であるのでEX−OR回路
１４−１〜１４−８に電流が流れ、マスク用シフ
トレジスタ１０は何の機能も有しない。一方、デ
ジタル入力信号とデジタル参照信号とが一致せず
EX−OR回路１４−１〜１４−８の出力が“１”
の場合、抵抗R1-1〜R1-8の抵抗値をR3オーム、
ダイオードD1〜D8の電圧降下を夫々0.7Vとすれ
ば、抵抗R1-1〜R1-8には夫々（4.3−0.7）／（R1
＋R3）アンペアの電流が流れる。ここで、（4.3−
0.7）／（R1＋R3）＝4.3／2R1となるように抵抗
R3-1〜R3-8の抵抗値R3を選んだとすれば、端子
１５からの出力電圧はデジタル入力信号とデジタ
ル参照信号とが0.5ビツト一致した出力レベルと
なる。 このことは、とりもなおさずマスクをかけた状
態でデジタル入力信号とデジタル参照信号とが不
一致の画素に対して1/2の重み付けをしたことに
なる。 このようにして、第４図に示す回路系統図を３
組準備して、第２図に示す３×８（＝24）画素か
らなる直線画像の相関を上記回路系統図により求
めれば、きわめて人間のパターン認識に近い相関
値を得ることができる。 前述した第２図の例について具体的に説明す
る。マスクをかける画素については、従来例で説
明したのと同じ位置であるとする。第２図Ｂに示
す画像の場合、一致画素数は“16”、マスク部の
不一致画素数は“０”であるので、相関値は
“16”である。同図Ｃに示す画像の場合、一致画
素数は“８”、マスク部の不一致画素数は“16”
であるのでこの数に1/2の重み付けをして“８”
とし、相関値“16”を得る。同図Ｄに示す画像の
場合、一致画素数は“24”、マスク部の不一致画
素数は“０”であるので、相関値は“24”であ
る。同図Ｅに示す画像の場合、一致画素数は
“16”、マスク部の不一致画素数に重み付けをした
値は“２”であるので相関値“18”を得る。同図
Ｆに示す画像の場合、一致画素数は“18”、マス
ク部の不一致画素数に重み付けをした値は“1.5”
であるので相関値“19.5”を得る。このようにし
て得た第２図Ａ〜Ｆの画像の相関値と、従来例で
得た相関値とを比較すると次表のようになる。
【表】
上記表によれば、本実施例の方法により得た相
関値は従来例の相関値に比し、かなり人間の判断
するパターンマツチング度と合つていることが解
る。このように、マスクされた画素に対して重み
付けを施すことにより、マスクのもつ機能をより
高めてパターン認識できる。 なお本実施例ではマスク用シフトレジスタ１０
の出力がオープンコレクタ出力でない為、出力端
子Q1〜Q8側にダイオードD1〜D8を設けたが、オ
ープンコレクタ出力であれば抵抗R3-1〜R3-8だ
けでもよい。あるいは、ダイオードD1〜D8を接
続することにより、その順方向電圧分だけ抵抗
R1-1〜R1-8の両端の電圧が低くなるため、結果
的にマスク用シフトレジスタ１０による電流は
EX−OR回路１４−１〜１４−８による電流よ
りも小さくなることを利用して、抵抗R3-1〜
R3-8を省略し、ダイオードD1〜D8を抵抗R1-1〜
R1-8に接続してもよい。 さらに、本実施例では重み付け値を1/2とした
がこれに限定されず、認識対象の画像に応じてよ
り人間の認識パターンに近づくような重み付け値
を選択してよく、第３図の回路例では、抵抗
R3-1〜R3-8の抵抗値を可変にすることで任意に
重み付け値を設定できる。 さらに、本実施例ではマスクをかけている部分
で一致しているものに対しては、そのままその出
力を加算したが、これにも任意の重み付けをして
もよい。 このように、マスクをかけている部分の相関値
とマスクをかけていない部分の相関値との間に重
み付けの差をもたせ、さらにマスクをかけている
部分の相関値を求める時には一致、不一致の場合
で異なつた重み付けを行なうことも可能である。 なお、本実施例では相関値をアナログデータと
して出力したが、排他的論理和回路の出力及びマ
スク用シフトレジスタの出力をデジタル的に処理
及び加算してもよい。 さらに、本実施例では２値画像のパターン認識
を例にとつて説明したが、２値以外の階調画像又
は音声信号などの画像以外のアナログ信号でも、
デジタル変換することで、パターンデータに応じ
て適切なマスクデータを用いれば、本実施例を応
用できる。 上述の如く本発明になる相関器は、デジタル入
力信号とデジタル参照信号との２信号を各ビツト
ごとに一致又は不一致を判断する複数の排他的論
理和回路と、この複数の排他的論理和回路からの
出力を夫々加算する加算手段とからなる相関器に
おいて、デジタル入力信号の各ビツトをデジタル
参照信号との相関を重視するビツト部分と重視し
ないビツト部分とに分け、前記２信号の相関の重
視の有無に無関係に互いに一致する相関を重視す
るビツト部分については、この部分に対応する前
記排他的論理和回路の出力を前記加算手段に供給
し、前記相関を重視しないビツト部分について
は、前記相関を重視しないビツト部分に対応する
前記排他的論理和回路の出力に任意の重み付けを
してこの重み付け値を前記加算手段に供給するよ
うにしたため、デジタル入力信号がデジタル参照
信号と少しでも違つていると大幅に相関値が低下
することを防ぐことができ、又、重み付け値を加
算することで、デジタル入力信号がデジタル参照
信号に近い場合には、より高い相関値を得ること
ができ、かつ、デジタル入力信号がデジタル参照
信号と異なる場合には、より低い相関値を得るこ
とができるので、極めて人間の認識判断に近い相
関値が得られる特長を有する。 さらに、前記重み付け値を1/2とすることで直
線画像のパターン認識において、人間の認識判断
に近似した相関値が得られる特長を有する。
関値は従来例の相関値に比し、かなり人間の判断
するパターンマツチング度と合つていることが解
る。このように、マスクされた画素に対して重み
付けを施すことにより、マスクのもつ機能をより
高めてパターン認識できる。 なお本実施例ではマスク用シフトレジスタ１０
の出力がオープンコレクタ出力でない為、出力端
子Q1〜Q8側にダイオードD1〜D8を設けたが、オ
ープンコレクタ出力であれば抵抗R3-1〜R3-8だ
けでもよい。あるいは、ダイオードD1〜D8を接
続することにより、その順方向電圧分だけ抵抗
R1-1〜R1-8の両端の電圧が低くなるため、結果
的にマスク用シフトレジスタ１０による電流は
EX−OR回路１４−１〜１４−８による電流よ
りも小さくなることを利用して、抵抗R3-1〜
R3-8を省略し、ダイオードD1〜D8を抵抗R1-1〜
R1-8に接続してもよい。 さらに、本実施例では重み付け値を1/2とした
がこれに限定されず、認識対象の画像に応じてよ
り人間の認識パターンに近づくような重み付け値
を選択してよく、第３図の回路例では、抵抗
R3-1〜R3-8の抵抗値を可変にすることで任意に
重み付け値を設定できる。 さらに、本実施例ではマスクをかけている部分
で一致しているものに対しては、そのままその出
力を加算したが、これにも任意の重み付けをして
もよい。 このように、マスクをかけている部分の相関値
とマスクをかけていない部分の相関値との間に重
み付けの差をもたせ、さらにマスクをかけている
部分の相関値を求める時には一致、不一致の場合
で異なつた重み付けを行なうことも可能である。 なお、本実施例では相関値をアナログデータと
して出力したが、排他的論理和回路の出力及びマ
スク用シフトレジスタの出力をデジタル的に処理
及び加算してもよい。 さらに、本実施例では２値画像のパターン認識
を例にとつて説明したが、２値以外の階調画像又
は音声信号などの画像以外のアナログ信号でも、
デジタル変換することで、パターンデータに応じ
て適切なマスクデータを用いれば、本実施例を応
用できる。 上述の如く本発明になる相関器は、デジタル入
力信号とデジタル参照信号との２信号を各ビツト
ごとに一致又は不一致を判断する複数の排他的論
理和回路と、この複数の排他的論理和回路からの
出力を夫々加算する加算手段とからなる相関器に
おいて、デジタル入力信号の各ビツトをデジタル
参照信号との相関を重視するビツト部分と重視し
ないビツト部分とに分け、前記２信号の相関の重
視の有無に無関係に互いに一致する相関を重視す
るビツト部分については、この部分に対応する前
記排他的論理和回路の出力を前記加算手段に供給
し、前記相関を重視しないビツト部分について
は、前記相関を重視しないビツト部分に対応する
前記排他的論理和回路の出力に任意の重み付けを
してこの重み付け値を前記加算手段に供給するよ
うにしたため、デジタル入力信号がデジタル参照
信号と少しでも違つていると大幅に相関値が低下
することを防ぐことができ、又、重み付け値を加
算することで、デジタル入力信号がデジタル参照
信号に近い場合には、より高い相関値を得ること
ができ、かつ、デジタル入力信号がデジタル参照
信号と異なる場合には、より低い相関値を得るこ
とができるので、極めて人間の認識判断に近い相
関値が得られる特長を有する。 さらに、前記重み付け値を1/2とすることで直
線画像のパターン認識において、人間の認識判断
に近似した相関値が得られる特長を有する。
第１図は従来のマスクなしの相関器の１例を示
すブロツク系統図、第２図Ａ〜Ｆは夫々パターン
認識の１例を示す各画像図、第３図は従来のマス
クありの相関器の１例を示すブロツク系統図、第
４図は本発明の相関器の１実施例を示す回路系統
図である。 ２……Ａ／Ｄコンバータ、３……入力信号用シ
フトレジスタ、５−１〜５−ｎ……排他的否定論
理和回路、７……参照信号用シフトレジスタ、９
……加算器、１０……マスク用シフトレジスタ、
１３−１〜１３−ｎ……ゲート回路、R1-1〜
R1-8，R2，R3-1〜R3-8……抵抗、D1〜D8……ダ
イオード、Tr1……トランジスタ、１４−１〜１
４−８……排他的論理和回路。
すブロツク系統図、第２図Ａ〜Ｆは夫々パターン
認識の１例を示す各画像図、第３図は従来のマス
クありの相関器の１例を示すブロツク系統図、第
４図は本発明の相関器の１実施例を示す回路系統
図である。 ２……Ａ／Ｄコンバータ、３……入力信号用シ
フトレジスタ、５−１〜５−ｎ……排他的否定論
理和回路、７……参照信号用シフトレジスタ、９
……加算器、１０……マスク用シフトレジスタ、
１３−１〜１３−ｎ……ゲート回路、R1-1〜
R1-8，R2，R3-1〜R3-8……抵抗、D1〜D8……ダ
イオード、Tr1……トランジスタ、１４−１〜１
４−８……排他的論理和回路。
Claims (1)
- 【特許請求の範囲】 １ デジタル入力信号とデジタル参照信号との２
信号を各ビツトごとに一致又は不一致を判断する
複数の排他的論理和回路と、該複数の排他的論理
和回路からの出力を夫々加算する加算手段とから
なる相関器において、デジタル入力信号の各ビツ
トをデジタル参照信号との相関を重視するビツト
部分と重視しないビツト部分とに分け、前記相関
を重視するビツト部分については、該部分に対応
する前記排他的論理和回路の出力を前記加算手段
に供給し、前記相関を重視しないビツト部分につ
いては、該相関を重視しないビツト部分に対応す
る前記排他的論理和回路の出力に任意の重み付け
をして、重み付け値を前記加算手段に供給するこ
とを特徴とする相関器。 ２ 該重み付け値を1/2としたことを特徴とする
特許請求の範囲第１項記載の相関器。 ３ 該重み付け値を前記２信号の一致の時と不一
致の時とで異ならしめたことを特徴とする特許請
求の範囲第１項記載の相関器。 ４ 該重み付け値を前記２信号の一致の時は１と
し、前記２信号の不一致の時は1/2としたことを
特徴とする特許請求の範囲第３項記載の相関器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7784981A JPS57193865A (en) | 1981-05-22 | 1981-05-22 | Correlator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7784981A JPS57193865A (en) | 1981-05-22 | 1981-05-22 | Correlator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57193865A JPS57193865A (en) | 1982-11-29 |
| JPS6350745B2 true JPS6350745B2 (ja) | 1988-10-11 |
Family
ID=13645497
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7784981A Granted JPS57193865A (en) | 1981-05-22 | 1981-05-22 | Correlator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57193865A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0620135U (ja) * | 1992-02-26 | 1994-03-15 | 重夫 青山 | 走行に応じて自動的に点消灯する自動車の前照灯 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01128169A (ja) * | 1987-11-13 | 1989-05-19 | Nissan Motor Co Ltd | 画像処理演算装置 |
| GB0525234D0 (en) | 2005-12-12 | 2006-01-18 | Qinetiq Ltd | Correlation apparatus |
-
1981
- 1981-05-22 JP JP7784981A patent/JPS57193865A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0620135U (ja) * | 1992-02-26 | 1994-03-15 | 重夫 青山 | 走行に応じて自動的に点消灯する自動車の前照灯 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57193865A (en) | 1982-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0390454A3 (en) | Comparator circuitry | |
| JPH07114466B2 (ja) | ビデオ信号フエーデイング回路 | |
| JPS6350745B2 (ja) | ||
| WO1986003614A1 (en) | Circuit means for converting digital signals representing color information into analog voltage level signals | |
| CN1041682C (zh) | 数/模转换器 | |
| US5734342A (en) | Analog-to-digital converter for generating a digital N-bit Gray code | |
| JP2648848B2 (ja) | スペクトラム拡散受信機における相関パルス発生回路 | |
| JPH02501102A (ja) | Ｎビットａ／ｄ変換器によるｎ＋１ビット分解能 | |
| JPH0636511B2 (ja) | コード・バイオレーション検出回路 | |
| US4896284A (en) | Semiconductor integrated circuit for multiplying analog and digital values | |
| JPH0547130B2 (ja) | ||
| JPS63115424A (ja) | 半導体集積回路 | |
| KR100471787B1 (ko) | 액정표시장치용아날로그-디지털변환기 | |
| US6259298B1 (en) | Method and an arrangement for adapting from a DC point of view a first circuit to at least one second circuit | |
| JP2500603B2 (ja) | 色信号ベ―スクリップ回路 | |
| US20030184680A1 (en) | Data acquisition circuit | |
| JPS6374216A (ja) | 相補信号をキャリーするデータラインを有する電子回路 | |
| JP2741116B2 (ja) | メンバーシップ関数発生回路 | |
| JP2680940B2 (ja) | Ｄ／ａ変換器 | |
| JPH07198785A (ja) | スキュー補正回路 | |
| JPH02141878A (ja) | 画像読取装置 | |
| KR880001877Y1 (ko) | 16색상 표시 장치 | |
| JPH05181987A (ja) | ファジイニューロンチップ | |
| KR0172842B1 (ko) | 저휘도신호 보상회로 | |
| JPH07115361A (ja) | 条件設定回路 |