JPS6352073A - バ−ンインの間にｅｐｒｏｍ型半導体デバイスをテストするための方法及び装置 - Google Patents

バ−ンインの間にｅｐｒｏｍ型半導体デバイスをテストするための方法及び装置

Info

Publication number
JPS6352073A
JPS6352073A JP62182109A JP18210987A JPS6352073A JP S6352073 A JPS6352073 A JP S6352073A JP 62182109 A JP62182109 A JP 62182109A JP 18210987 A JP18210987 A JP 18210987A JP S6352073 A JPS6352073 A JP S6352073A
Authority
JP
Japan
Prior art keywords
card
burn
chamber
slot
lamp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62182109A
Other languages
English (en)
Other versions
JP2615058B2 (ja
Inventor
ルチオ　コッジ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
SGS Microelettronica SpA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Microelettronica SpA filed Critical SGS Microelettronica SpA
Publication of JPS6352073A publication Critical patent/JPS6352073A/ja
Application granted granted Critical
Publication of JP2615058B2 publication Critical patent/JP2615058B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2868—Complete testing stations; systems; procedures; software aspects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2642—Testing semiconductor operation lifetime or reliability, e.g. by accelerated life tests
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50012—Marginal testing, e.g. race, voltage or current testing of timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50016—Marginal testing, e.g. race, voltage or current testing of retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Environmental & Geological Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、一般に集積回路の製造技術に関し、より詳細
には、それが製造フロー中に挿入されたときに、多くの
点で製造プロセス自身にとって重要な部分であると考え
られる品質管理操作に関する。
本発明は実際に、集積回路、特に読み出し専用タイプの
ＥＰＲＯＭメモリ　（消去可能でプログラム可能な読み
出し専用メモリの頭字語）のセクションを含む集積回路
の機能とパラメトリック特性をテストするための装置と
方法に関する。
（従来技術とその問題点） 半導体デバイスの品質と信頬性は、製造プロセスで使用
される技術に加えて、ユーザーに引き渡される前に製品
が受ける一連のテストに起因するものである。
最も過酷な技術の一つとして認識されている技術は、半
導体デバイスの集団中の初期の廃却率を促進するために
、典型的には８５℃から１５０℃までの特別に高い温度
にデバイスを曙す技術である。当業者間で「バーンイン
」としても知られるこのテストは、製造プロセス及び／
又は取り扱いの間にいつくかの欠陥を生じさせ従って得
られるその構造がいくつかの性能の不確定な素子を含む
これらのデバイスの欠損を引き起こしあるいは刺激する
という目的を有している。
前記バーンイン処理は、数千のデバイスを、長時間熱処
理チャンバーへ好適に挿入される適切なカード上にｉ！
置された並列のソケット中へ差し込むことを必要とする
ため、前記デバイスの一連の機能テストを、前記バーン
インチャンバーへのそれらの「捕捉」の間に行えること
が経済的に望ましいことになる。この要求は、メモリ及
び論理回路の密度と複雑性が増加するにつれて強くなり
、これにより、より長いテスト時間を必要とすることに
なる。
例えば典型的な１６Ｋ　　ＲＡＭへのＮ２テストパター
ンを行うために要求される時間は約１分であり；６４Ｋ
　　ＲＡＭについては約３０分に上昇し；２５６Ｋ　　
ＲＡＭについては８時間になる。
一方このようなテスト時間は前記バーンイン処理を行う
ために必要な時間中に容易に組み入れることができる。
バーンイン間の十分な機能性テストは、複雑なパターン
形成と進んだコントロール及びデータ処理能力を必要と
する。テストプログラムは、テストの有効性を確かめる
ために、テストされているデバイスの入力と出力を追跡
できる中央処理ユニット（ＣＰ　Ｕ）のコントロール下
になければならない。
前記デバイスを高温に維持しながら機能性テストを行う
可能性は、ＥＰＲＯＭ型デバイスの場合に特に重要とな
る。実際に作業温度は、浮遊構造つまり回路の残りの部
分から完全に絶縁された構造中への電荷の注入によりデ
バイス中にプログラムされるデータのサイトである「浮
遊（ｆｌｏａｔｉｎｇ）ゲート」構造により表される永
久メモリ素子中に貯えられた電荷の再結合やロスの直接
の原因となる。
温度が高くなるほど前記浮遊ゲート中に貯えられた電荷
が前記絶縁により代表されるポテンシャル障壁を越える
ために十分なエネルギを得てその割り当てられたサイト
から消え、そこに貯えられた情報を修正してしまう確率
が高くなる。
更に、マイクロプロセッサやランダムアクセスメモリ　
（ＲＡＭ）のような他のデバイスとは対照的に、ＥＰＲ
ＯＭデバイスは、その機能に典型的である他の特殊性を
示す。つまりそれらは特別な内容でプログラムされその
機能をチェックされなければならない。その後、異なっ
た内容のそれらの機能を確認するために、該デバイスは
約１０〜１５分間ＵＶ（紫外）放射に露出することによ
り消去しなければならない。
この消去操作は、前記バーンイン処理も含む製造プロセ
スの最後のステップに関して、フロー中の大きな障害と
なる。従来技術の方法によると、前記バーンインチャン
バーからデバイスをＵｖ前照射受けさせるために除去し
、それらを前記バーンインチャンバー中へ再挿入するた
めにカードのソケット中へ再差し込みする必要がある。
これらの困難性のため、−ｉに前記バーンインテストを
、デバイスの単一の内容（つまり該デバイス中へプログ
ラムされた単一のテストパターン）で、テスト自身の定
量的目的の明らかな劣化を伴って行うことが好ましい。
（発明の目的） 本発明の対象であるシステムは上記した問題点を完全に
解決し、そしてそれは、それらがバーンインチャンバー
中に留まっている間に、適切にプログラムされたメモリ
セルの内容をチェックするための機能性テスト、前記デ
バイスのパラメトリックな特性（ＤＣ）を確立するため
のテスト、アクセスタイムを確認するための動的テスト
及び前記デバイスの以後のマーキングのための分類の記
録から成る一連の全テストを行うことを許容し、従って
熱的バーンイン処理自身によるこのようなテストを効果
的に統合する。
（発明の構成） 本発明のシステムの主要な態様の一つによると、バーン
インの間にＥ　Ｐ　ＲＯＭタイプの半導体デバイスの機
能と特性をテストするための装置は、それらをＵＶ光で
照射することにより前記ＥＰＲＯＭを消去するための手
段、該ＥＰＲＯＭをプログラムするための手段、行った
プログラムをｌＩＮ！認するための手段、前記プログラ
ムされたデバイスのバーンインを行うための手段、プロ
グラムされたデータの保持を確認するための手段、デバ
イスのパラメトリックな（ＤＣ）及び動的な（ＴＡＣ）
特性を測定するための手段及び単一のデバイスを分類し
取り扱うための手段を含んで成っている。
前記装置は本質的に、 ａ）少なくともその壁面上に、閉塞手段を有しカードア
センブリを好適に受け入れる複数のスロットが装着され
た少なくとも１個のバーンインチャンバーと、 ｂ）それぞれが、デバイス中に差し込むための複数のソ
ケットが装着された第１の部分とマイクロプロセッサを
含む第２の部分から成る複数のシステムカードアセンブ
リであり、該カードアセンブリの前記２部分間に前記ス
ロットとマツチする形状の差し込み体が存在し、これに
より前記カードの第２の部分がカードがスロットに挿入
された後に前記チャンバーの外に位置するようにしたカ
ードアセンブリと、 Ｃ）各カードが、１又は２以上のＵＶランプが装着され
た第１の部分と該ランプのためのスイッチング手段と電
気供給手段を含む第２の部分と、カードの前記２部分間
に存在する前記スロット中へ密着状態で挿入可能で、該
カードが受け入れスロット中に挿入された後に前記カー
ドの第２の部分が前記チャンバーの外に位置するように
した差し込み体から成る、１又は２以上のＵＶランプを
含む複数のカードと、 ｄ）前記システムカードの各マイクロプロセッサ及び前
記ＵＶランプを含むカードのスイッチング手段と連携す
るｃｐｕ、 を含んで成っている。
前記バーンイン処理の間に、ＥＰＲＯＭタイプの半導体
デバイスの正確な機能と特性を決定するための本発明の
テスト方法を組み入れた製造プロセスの後の部分のフロ
ーダイアグラムは次のステップを含んで成っている。
Ａ）アセンブリラインから受け入れたＥＰＲＯＭデバイ
スのセルを「全部がＯ」のパターンになるようプログラ
ミングし、 Ｂ）前記デバイスを管中に入れ、該管を１７０℃と等し
いかそれより高い温度で少なくとも７２時間貯蔵し、 Ｃ）好適なソケットが装着されたシステムカード上へ前
記管から単一のデバイスを自動的に載置し、前記デバイ
スのソケットへの差し込みの後にステップＡ）の間にプ
ログラムされたデータの有効性を確認し、有効でないデ
バイスを自動的に排除し、 Ｄ）バーンインチャンバー中で１２５℃と等しいかより
高い温度で動的なバーンイン処理を行い、前記カードの
ソケット中へ差し込まれた前記デバイスに、 ｉ）全てのＥＰＲＯＭセルが「０」状態であることの確
認、 ｉｉ　）消去、 ｉｉｉ　）テストパターンのプログラミング、ｉｖ）該
テストパターンの確認、 ｖ）「ｎ」数の異なったテストパターンのためのステッ
プｉｉ）　、ｉｉｉ）及びｉｖ）の繰り返し、ｖｉ）特
別な品質クラスに従って前記単一デバイスを分類し、 ｖｉ）Ｍ＜テストのために特別なパターンをプログラミ
ングする、 上記各テストを受けさせ、 Ｅ）前記システムカードのソケットから前記デバイスを
自動的に引き抜き、特別の品質グレードに従って分類用
管中へ前記デバイスを自動的に挿入することによりそれ
らの分類を行い、Ｆ）前記デバイスの動的な（ＴＡＣ）
パラメータをテストし、更に決定された個々の動的特性
に応じて前記デバイスの分類を行い、そして、Ｇ）前記
デバイスのスタンピングを行い、メモリセル中に依然と
して存在するデータの最後の消去を行う。
（実施例） 本発明及びその異なった態様及び利点は、一連の添付図
面によっても例示される本発明の好ましい態様である純
粋に例示的で限定することを意図しない以下の説明を通
してより容易に理解されるであろう。
第１図は、本発明の一実施例によるＥＰＲＯＭタイプの
半導体デバイスのための、２個の結合されたバーンイン
の機能性テスト用ＡＣ及びＤＣのパラメトリックなテス
トシステムの斜視図であり、第２図は、本実施例のシス
テム中で使用される１個のオーブンつまり熱処理チャン
バーの前部の拡大図であり、 第３図は、前記オーブンの前後壁土に存在するテストさ
れるべきデバイスを含むカード挿入用の１個の「ウィン
ドー」つまりスロットの部分断面図であり、 第４図は、前記システムの１枚のカードの概略的斜視図
であり、 第５図は、本実施例のシステム中で使用されるＵ■ラン
プを含む１枚のカードの概略的斜視図であり、 第６図は、前記オープン中の異なったカードの配置を示
す本実施例中で使用される１個のオーブンの概略的部分
断面平面図であり、 第７図は、本発明方法の一例の機能性フローダイアグラ
ムを示すものである。
第１図は、本発明のシステムの一例の一般的な構造を示
している。第１図には、全体が１及び２で示された２個
の実質的に同一である別個のシステムが示されている。
各別個のシステムは、キーボード５とモニタ６が装着さ
れ、ＣＰＵと連携した適切なコンソール４を有している
。各システムは、好ましくは前記ＣＰＵのコントロール
下にある、加熱手段とオーブンのチャンバーの内部の温
度をコントロールする手段が装着されている１又は２以
上のオーブン３を含んでいる。少なくとも一つの壁面上
、より好ましくは各オーブンの２個の対向する壁面上に
は、個々に閉塞手段が装着された一連の「ウィンドー」
　（つまりスロット）が設けられている。第１図に示さ
れた前記オーブン３の前壁土に存在するウィンドーは符
号９で示され、一方前記オーブンの後壁上に存在するウ
ィンドーは符号１０で示されている。このようなウィン
ドーつまりスロット９及び１０は、同数のカード７及び
８の前記オープン３内への挿入を可能にする。
単一のオーブン３の拡大図である第２図において、前記
オーブン３の前面のウィンドー９と、該ウィンドー（ス
ロット）に挿入されたカード７の配置をより詳細に観察
することができる。
第３図は、前記各ウィンドー９又は１０の構造を示して
いる。各ウィンドーつまりスロットは、前記オーブンの
絶縁壁１３を通して、該絶縁壁１３を通して切欠された
好適な開口部に嵌合されたフレーム１１により限定され
かつ実質的に四角形の断面を有する孔つまり中央開口部
を有している。
該孔は前記フレームの厚さ方向にテーパー状に広がって
截頭ピラミッド状の通路を存するスロットを形成し、該
通路の長基部は前記オープンの外面１４に対応し、短基
部は前記オープンチャンバー壁の内面１５に対応してい
る。
個々のスロットの前記閉塞手段は、弾性的回復手段（例
えばスプリング）が装着され好適に枢着された２対のフ
ラップ１２ａ及び１２ｂにより都合良く形成され、カー
ドが該スロットに挿入されていないときには自動的に閉
塞されるようになっている。当然にこの目的のために、
同様にカードが挿入されていないときに前記スロットの
孔を閉塞するための他の自動的な手段を考案し利用して
もよい。
前記フレーム１１は断熱材で形成して前記オープンの内
部チャンバーと室内雰囲気間に熱のブリフジが構成され
ることを回避することが好ましい。
前記システムは、第４図に示す構造を有する複数のカー
ド７を利用する。カード７は２個の部分つまりセクショ
ンから成っている。第１の部分はその表面に形成され、
複数の並列接続されたソケットと、それに差し込まれた
バーンイン処理を受けテストされるべきそれと同数のＥ
ＰＲＯＭデバイス１７を含み、第２の部分つまりセクシ
ョン１８は、典型的には中央処理ユニット（ＣＰ　Ｕ）
、読み出し専用メモリ　（ＲＯＭ）、ランダムアクセス
メモリ　（ＲＡＭ）及び出入力インターフェイス段（Ｉ
ｌｏ）により形成されるマイクロプロセッサを含んでい
る。これら２部分１６及び１８は、前記ウィンドー９の
フレーム１１の中央開口部にマツチし、四角形の基部を
有する截頭ピラミッド形状の中央部材１９により分離さ
れている。このような中央結合部材１９も好ましくは絶
縁性物質で製造される。
前記カード７にはその取り扱いを容易にするためハンド
ル２０が装着されている。
前記カードのマイクロプロセッサを前記システムのＣＰ
Ｕ及び電力供給源へ接続するための図示を省略した手段
も各カードの前記部分１８に収容されることが意図され
ている。
本発明装置で使用されるカードの第２のタイプの構造が
第５図に例示されている。この第２のタイプのカードは
フレーム２１を含み、８亥フレーム２１に固定された好
適なソケット中に機能的に設置された１又は、好ましく
は２以上のＵＶランプ２２が収容されている。第４図で
述べたシステムのカードのそれと類似する截頭ピラミッ
ド状を有する中央部材１９は、前記オープンの壁面中の
前記ウィンドー１０の開口部との接続手段を提供する。
前記カードがスロットの一つに挿入されたときにオープ
ンチャンバーの外側に位置するカードの部分２３中には
、前記ＵＶランプ２２のための電力供給及びスイッチン
グ手段と前記システムの回路の残りの部分に電気的に相
互接続するための手段が設けられている。この第２のタ
イプのカード８にもハンドル２０が都合良く設けられて
いる。
前記２種類のカードつまりデバイスを有するカード７と
ＵＶランプを有するカード８の前記オープン中での関連
配置が第６図に示されている。
本質的には、前記２種類のタイプのカードの前記オープ
ンチャンバー中での関連配置は次の通りである。つまり
前記ＵＶランプを具備する各カード８は、各ペアのカー
ドの２面のうちの１面に配置された前記デバイス１７が
前記カード８上に設置されたＵＶランプ２２に対向する
ことが確保されるように設置されたデバイスを具備する
１対のカード間に挿入されている。前記デバイスを具備
するカード７は前記オープンの前壁１３のスロットを通
して挿入されることが好ましく、一方前記ＵＶランプを
具備するカード８は前記オープンの後壁１３゛のスロッ
トを通して挿入されることが望ましい。
第６図の概略的表示から容易に分かるように、前記マイ
クロプロセッサを含むデバイスカード７の部分１８及び
前記ランプのためのスイッチング手段を含む前記ＵＶラ
ンプカード８の部分２３は、共に挿入後に前記オープン
の温度の高いチャンバーの外側に位置している。
前記デバイスカード７の外側部分１８に含まれるマイク
ロプロセッサは多くの他の機能のうち次の機能を実行す
る。
Ａ）前記カード上に載置されたテストされるべきＥＰＲ
ＯＭデバイスへ送られるシグナルを好適に評価して、予
め設定された異なったテストパターンを実施することに
よりデータ内容のプログラミングと機能の確認を行い、
チェックした性能に応じた品質のカテゴリに分類して、
排除されるべきものを検出する。
Ｂ）前記システムのＣＰＵとインタフェイスして該ＣＰ
ＵからＥＰＲＯＭデバイスで行われるべき操作に関する
監視指令を受け取り、これらの操作の結果を前記システ
ムのＣＰＵに戻し、これらの情報を、引き続く前記バー
ンインカードからのデバイスの「インテリジェント」な
抜き出しを制御するために前記ＣＰＵにより貯える。
該システムのＣＰＵは、全バーンインサイクル、機能性
テスト及びデバイスのパラメトリックな特性の決定の特
別な段階の間に、テストされるべきＥＰＲＯＭデバイス
中へプログラムされたデータの消去操作を実行するため
に種々のカード８上に設けられた前記ＵＶランプのため
のスイッチングオン及びスイッチングオフのシグナルも
送る。
従って前記システムのＣＰＵは、前記バーンイン熱処理
の間に、意図するテストの順序を決定するシステムの通
常の監視機能を実行する。該ＣＰＵは、テストにより得
られるデータを記録しかつ保有し、各カードから前記デ
バイスを一つずつ抜き出し、各別個のデバイスの検出さ
れ記録された性能に応じて分類用容器又は管中へ各デバ
イスを位置させる抜き出し用「ロボット」の作用を導く
ことにより、前記サイクルの終了時にテストカードから
のＥＰＲＯＭデバイスの「インテリジェント」な抜き出
しを指令することを可能にする。
それらの品質に応じてＥＰＲＯＭデバイスを分類するた
めのこのような操作、及びデバイスの取り扱いと選択の
自動化のための手段と操作は当業者には周知であり、本
明細書の記載を不当に複雑にしないためにこれ以上記述
しない。この特別のトビツクのために多くのそして容易
に入手できる文献がある。
本発明のプロセスの現時点での最も好ましいフローチャ
ートが第７図に示されている。このようなフローチャー
トはＥＰＲＯＭタイプの半導体デバイスの終わりの部分
の製造の流れを示すものと考えることができる。
品質テストを経ることなくアセンブリラインから直接運
ばれてきた、全てのメモリセルが「０」にプログラムさ
れた単一のデバイスを金属管（ｉｌ！常アルアルミニウ
ム管に入れ、１７０℃のオーブン中に７２時間位置させ
る。
次いで該デバイスを含む管を、本発明のシステムの特別
なバーンインカード上にデバイスを載置するために自動
装置へ移動させる。載置用ロボットは前記デバイスを前
記カードのソケットに差し込み、差し込んだ後は、カー
ドのマイクロプロセッサが該デバイスの出力における短
絡の存在又は不存在を確認して、短絡がある場合にはそ
のデバイスは直ちに前記ソケットから抜き出され、不良
品の集まりの中に位置させるようにする。
前記デバイスが完全に載置された各カードはバーンイン
オーブン中に導かれ、前記システムのＣＰＵと接続され
る。
次いで前記カード上に載置されたデバイスは、１２５℃
で２４時間動的なバーンイン処理を受け、その時間内に
前記デバイスは次のテストを受ける。
ｉ）全てのＥＰＲＯＭセルによる状態「Ｏ」の保持の確
認、 ｉｉ　）消去、 ｉｉｉ　）第１のテストパターンのプログラミング、１
ｖ）ｉｆ第１のテストパターンの確認、ｖ）「ｎ」数の
異なったテストパターンのためのステップｉｉ）、ｉｉ
ｉ）及びｉｖ）の繰り返し、ｖｉ）アクセスタイム（Ｔ
ＡＣ）を決定するための引き続く動的なテストのために
ＥＰＲＯＭデバイスを準備するための、特別なチェッカ
ーボードのパターンのプログラミング。
前記デバイスを含むカードを、該デバイスを前記カード
のソケットから引き抜き、前記カードマイクロプロセッ
サにより記憶された該デバイスに起因するクレード又は
分類に応じて（該デバイスが受けたテストの結果に依存
して）分類用管中へ前記単一のデバイスを入れるように
した自動装置又はロボットへ移動させる。
パラメトリックなテスト及び機能性テストに関して、そ
れらが示した性能に応じて既に分類された異なったデバ
イスのロフトを、アクセスタイム（ＴＡＣ）の決定と品
質グレードへ更にデバイスを分類するための自動テスト
装置へ供給する。
該デバイスは次いでスタンプし消去される。
テストデータの消去のより以上のチェック及び／又は最
後の第２のアクセスタイムのテストを行うようにしても
よいが、この時点で前記デバイスは出荷準備完了と考え
ることができる。
勿論、記述してきた方法は、カード及び管のための好適
な移動手段を与えることにより完全に自動化することが
できる。
種々のテストのタイプ、数及び繰り返し、及び滞在時間
やテスト温度は、特別の要求を満たすためにここに示し
たものと異なっていてもよい。
（発明の効果） 全ての場合において、本発明の対象である装置は、実質
的にバーンインテストをＥ　Ｐ　ＲＯＭデバイスの機能
性及びパラメトリックなテストと結合させることを許容
し、これによりそれらがバーンイン処理を受けている間
に前記ＥＰＲＯＭデバイスのパラメトリックなテスト及
び機能性テストを受けることを許容する上に前記デバイ
スのテスト時間と取り扱いを大きく減少させ、従って製
品の高い度合の信頼性を保証することができる。
【図面の簡単な説明】
第１図は、本発明の一実施例による、ＥＰＲＯＭタイプ
の半導体デバイスのための、２個の結合されたバーンイ
ンの機能性テスト用ＡＣ及びＤＣのパラメトリックなテ
ストシステムの斜視図であり、第２図は、本実施例のシ
ステム中で使用される１個のオープン又は熱処理チャン
バーの前部の拡大図であり、第３図は、前記オープンの
前後壁土に存在するテストされるべきデバイスを含むカ
ード挿入用の１個の「ウィンドー」つまりスロットの部
分断面図であり、第４図は、前記システムの１枚のカー
ドの概略的斜視図であり、第５図は、本実施例のシステ
ム中で使用されるＵＶランプを含む１枚のカードの概略
的斜視図であり、第６図は、前記オープン中の異なった
カードの配置を示す本実施例中で使用される１個のオー
プンの概略的部分断面平面図であり、第７図は、本発明
方法の一例の機能性フローダイアグラムを示すものであ
る。 １．２・・システム　３・・オープン ４・・コンソール　５・・キーボード ６・・モニタ　７．８・・カード ９．１０・・ウィンドー　１１・・フレーム１２ａ、１
２ｂ・・フラップ　１３・・絶縁壁１４・・外面　１５
・・内面

Claims (7)

    【特許請求の範囲】
  1. （１）ＥＰＲＯＭをデバイスのＵＶ光照射により消去す
    る手段と、該ＥＰＲＯＭをプログラムする手段と、該Ｅ
    ＰＲＯＭのプログラミングを確認する手段と、該プログ
    ラムされたデバイスのバーンインを行うための手段と、
    該プログラムされたデータの保持を確認するための手段
    と、前記デバイスのパラメトリックな特性と動的特性を
    測定するための手段及び前記単一デバイスを分類し取り
    扱うための手段を含んで成るバーンイン熱処理の間のＥ
    ＰＲＯＭタイプの半導体デバイスの特性を機能的にテス
    トし決定するための装置において、 ａ）少なくともその一つの壁面に、自動閉塞手段を有し
    カードを受け入れることのできる複数のスロットが装着
    された少なくとも１個のバーンインチャンバーと、 ｂ）前記デバイス中に差し込まれるための並列接続され
    た複数のソケットが装着された第１の部分と、マイクロ
    プロセッサと、カードの前記第１の部分及び第２の部分
    の間に存在するスロットに通合する結合体を含んで成り
    、前記カードの第２の部分が前記カードが前記スロット
    の一つに挿入された後に前記チャンバーの外に位置する
    ようにした、テストすべき前記デバイスを載置するため
    の前記複数のカードと、 ｃ）各カードが、少なくとも１本のＵＶランプが装着さ
    れた第１の部分と、該ランプのためのスイッチング手段
    と電気供給手段を含む第２の部分と、カードの前記２部
    分間に存在する前記スロット中へ好適に適合されて該カ
    ードが前記スロットの一つの中に挿入された後に前記カ
    ードの第２の部分が前記チャンバーの外に位置するよう
    にした結合体を含んで成る、少なくとも１本のＵＶラン
    プを含む複数のカードと、 ｄ）前記デバイスを載置するための各カードのマイクロ
    プロセッサと、少なくとも１本のＵＶランプを含む前記
    各カードのスイッチング手段とインタフェイスするシス
    テムの中央処理ユニット、を含んで成り、 前記ＵＶランプを含む各カードが、前記デバイスの２枚
    のカード間に機能的に挟まれ、 前記マイクロプロセッサが、前記デバイスへのプログラ
    ミング、該プログラミングの確認、プログラムされたデ
    ータの保持の確認、消去操作のための前記ＵＶランプの
    スイッチングと協動するシステムの前記中央処理ユニッ
    トのコントロール下での前記デバイスの品質と同一性に
    関するデバイスの分類、の上記各操作の性能を決定する
    ようにしたことを特徴とする装置。
  2. （２）カードを挿入するためのスロットが、バーンイン
    チャンバーの壁面の厚さを通してテーパー状とされた断
    面が実質的に四角形である中央開口部を有する絶縁物質
    のフレームにより前記バーンインチャンバーを通して限
    定されて、前記壁面の外表面と対応する截頭ピラミッド
    状の長基部を有する四角形基部と截頭ピラミッドの形状
    を有する出入口が形成されるようにした特許請求の範囲
    第１項に記載の装置。
  3. （３）スロット自身へのカードの挿入がないときには、
    該スロットの中央開口部を閉塞するための個々の自動的
    手段がスロットに装着されている特許請求の範囲第２項
    に記載の装置。
  4. （４）カードに、截頭ピラミッドプラグ状でスロットの
    中央開口部の形状にマッチする中央結合体が装着されて
    いる特許請求の範囲第１項に記載の装置。
  5. （５）スロットのうちの１個にカードが挿入された後に
    バーンインチャンバーの外側に位置するテストされるべ
    きデバイスの組み立てのための前記カードの部分に収容
    されたマイクロプロセッサが、中央ユニット、読み出し
    専用メモリ、ランダムアクセスメモリ及び出入力インタ
    フェイス段を含んで成る特許請求の範囲第１項に記載の
    装置。
  6. （６）デバイスを載置したカードが、バーンインチャン
    バーの前壁のスロットを通して該チャンバーに挿入され
    、ＵＶランプを具備するカードが前記バーンインチャン
    バーの後壁のスロットを通して前記チャンバーへ挿入さ
    れるようにした特許請求の範囲第１項に記載の装置。
  7. （７）バーンイン処理の間に、ＥＰＲＯＭタイプの半導
    体デバイスの特性を機能的にテストし決定するための方
    法において、 Ａ）アセンブリラインから受け入れたＥＰＲＯＭデバイ
    スのセルを「全部が０」のパターンになるようプログラ
    ミングし、 Ｂ）前記デバイスを管中に入れ、該管を１７０℃と等し
    いかそれより高い温度で少なくとも７２時間貯蔵し、 Ｃ）好適なソケットが装着されたカード上へ前記管から
    単一のデバイスを自動的に載置し、ステップＡ）の間に
    プログラムされたデータの有効性を確認し、有効でない
    デバイスを自動的に排除し、 Ｄ）バーンインチャンバー中で１２５℃と等しいかより
    高い温度で動的なバーンイン処理を行い、前記カードの
    ソケット中へ差し込まれた前記デバイスに、 ｉ）全てのＥＰＲＯＭセルが「０」状態であることの確
    認、 ｉｉ）消去、 ｉｉｉ）テストパターンのプログラミング、 ｉｖ）該テストパターンの確認、 ｖ）「ｎ」数の異なったテストパターンのためのステッ
    プｉｉ）、ｉｉｉ）及びｉｖ）の繰り返し、 ｖｉ）特別な品質クラスに従う前記単一デバイスの分類
    、 ｖｉｉ）引き続くテストのための特別なパターンのプロ
    グラミング、 の上記各テストを受けさせ、 Ｅ）前記カードのソケットから前記デバイスを自動的に
    引き抜き、特別の品質グレードに従って分類用管中へ前
    記デバイスを自動的に挿入することによりそれらの分類
    を行い、 Ｆ）前記デバイスの動的なパラメータをテストし、更に
    決定された個々の動的特性に応じて前記デバイスの分類
    を行い、そして、 Ｇ）前記デバイスのスタンピングを行い、メモリセル中
    に依然として存在するデータの最後の消去を行う、 各ステップを含んで成ることを特徴とする方法。
JP62182109A 1986-07-22 1987-07-21 バーンインの間にｅｐｒｏｍ型半導体デバイスをテストするための方法及び装置 Expired - Lifetime JP2615058B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IT83633/86A IT1201837B (it) 1986-07-22 1986-07-22 Sistema per la verifica della funzionalita' e delle caratteristiche di dispositivi a semiconduttore di tipo eprom durante il "burn-in"
IT83633A/86 1986-07-22

Publications (2)

Publication Number Publication Date
JPS6352073A true JPS6352073A (ja) 1988-03-05
JP2615058B2 JP2615058B2 (ja) 1997-05-28

Family

ID=11323439

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62182109A Expired - Lifetime JP2615058B2 (ja) 1986-07-22 1987-07-21 バーンインの間にｅｐｒｏｍ型半導体デバイスをテストするための方法及び装置

Country Status (5)

Country Link
US (2) US4799021A (ja)
EP (1) EP0254691B1 (ja)
JP (1) JP2615058B2 (ja)
DE (1) DE3786203T2 (ja)
IT (1) IT1201837B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016157227A (ja) * 2015-02-24 2016-09-01 株式会社Ｊｖｃケンウッド 不揮発性半導体記憶装置の評価システム、評価方法、及び評価プログラム
JP2016157228A (ja) * 2015-02-24 2016-09-01 株式会社Ｊｖｃケンウッド 不揮発性半導体記憶装置の評価方法、評価システム、及び評価プログラム

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MY103847A (en) * 1988-03-15 1993-09-30 Yamaichi Electric Mfg Laminated board for testing electronic components
US5030905A (en) * 1989-06-06 1991-07-09 Hewlett-Packard Company Below a minute burn-in
JPH03146884A (ja) * 1989-11-02 1991-06-21 Mitsubishi Electric Corp バーンイン装置
US4985988A (en) * 1989-11-03 1991-01-22 Motorola, Inc. Method for assembling, testing, and packaging integrated circuits
US5086271A (en) * 1990-01-12 1992-02-04 Reliability Incorporated Driver system and distributed transmission line network for driving devices under test
JP2830269B2 (ja) * 1990-01-12 1998-12-02 ソニー株式会社 ディスク装置
US5200885A (en) * 1990-04-26 1993-04-06 Micro Control Company Double burn-in board assembly
US5157829A (en) * 1990-10-02 1992-10-27 Outboard Marine Corporation Method of burn-in testing of circuitry
JP2746763B2 (ja) * 1991-02-18 1998-05-06 シャープ株式会社 バーンイン装置およびこれを用いるバーンイン方法
US5265099A (en) * 1991-02-28 1993-11-23 Feinstein David Y Method for heating dynamic memory units whereby
US5315598A (en) * 1991-04-04 1994-05-24 Texas Instruments Incorporated Method to reduce burn-in time and inducing infant failure
JP2862154B2 (ja) * 1991-07-22 1999-02-24 富士通株式会社 バーンイン装置
US5391984A (en) * 1991-11-01 1995-02-21 Sgs-Thomson Microelectronics, Inc. Method and apparatus for testing integrated circuit devices
US5353254A (en) * 1992-05-21 1994-10-04 Texas Instruments Incorporated Semiconductor memory device having burn-in test circuit
US5390129A (en) * 1992-07-06 1995-02-14 Motay Electronics, Inc. Universal burn-in driver system and method therefor
US5339028A (en) * 1992-07-23 1994-08-16 Texas Instruments Incorporated Test circuit for screening parts
US5402078A (en) * 1992-10-13 1995-03-28 Micro Control Company Interconnection system for burn-in boards
DE59408020D1 (de) * 1993-02-10 1999-05-06 Sieba Ag Vorrichtung zur Prüfung von Modulen
IT1261411B (it) * 1993-03-12 1996-05-23 Texas Instruments Italia Spa Metodo e circuiteria per l'uso di memorie aventi locazioni difettose erelativa apparecchiatura di produzione.
US5375091A (en) * 1993-12-08 1994-12-20 International Business Machines Corporation Method and apparatus for memory dynamic burn-in and test
US5528161A (en) * 1994-09-15 1996-06-18 Venturedyne Limited Through-port load carrier and related test apparatus
US5538141A (en) * 1994-09-27 1996-07-23 Intel Corporation Test flow assurance using memory imprinting
US5724365A (en) * 1996-05-24 1998-03-03 Advanced Micro Devices, Inc. Method of utilizing redundancy testing to substitute for main array programming and AC speed reads
US5927512A (en) 1997-01-17 1999-07-27 Micron Technology, Inc. Method for sorting integrated circuit devices
US6100486A (en) * 1998-08-13 2000-08-08 Micron Technology, Inc. Method for sorting integrated circuit devices
US5844803A (en) 1997-02-17 1998-12-01 Micron Technology, Inc. Method of sorting a group of integrated circuit devices for those devices requiring special testing
US5915231A (en) 1997-02-26 1999-06-22 Micron Technology, Inc. Method in an integrated circuit (IC) manufacturing process for identifying and redirecting IC's mis-processed during their manufacture
US5856923A (en) * 1997-03-24 1999-01-05 Micron Technology, Inc. Method for continuous, non lot-based integrated circuit manufacturing
US5883844A (en) * 1997-05-23 1999-03-16 Stmicroelectronics, Inc. Method of stress testing integrated circuit having memory and integrated circuit having stress tester for memory thereof
US5907492A (en) * 1997-06-06 1999-05-25 Micron Technology, Inc. Method for using data regarding manufacturing procedures integrated circuits (IC's) have undergone, such as repairs, to select procedures the IC's will undergo, such as additional repairs
US7120513B1 (en) 1997-06-06 2006-10-10 Micron Technology, Inc. Method for using data regarding manufacturing procedures integrated circuits (ICS) have undergone, such as repairs, to select procedures the ICS will undergo, such as additional repairs
US5940466A (en) * 1997-10-29 1999-08-17 Micron Electronics, Inc. Apparatus for counting parts in a tray
US6049624A (en) 1998-02-20 2000-04-11 Micron Technology, Inc. Non-lot based method for assembling integrated circuit devices
US5998751A (en) * 1998-02-20 1999-12-07 Micron Electronics, Inc. Sorting system for computer chips
US5996996A (en) * 1998-02-20 1999-12-07 Micron Electronics, Inc. Method of sorting computer chips
US6512392B2 (en) * 1998-04-17 2003-01-28 International Business Machines Corporation Method for testing semiconductor devices
US6137301A (en) * 1998-05-11 2000-10-24 Vanguard International Semiconductor Company EPROM used as a voltage monitor for semiconductor burn-in
KR100269948B1 (ko) * 1998-08-07 2000-10-16 윤종용 반도체 번-인 공정의 반도체 디바이스 추출/삽입 및자동분류장치
US6563070B2 (en) 1999-03-30 2003-05-13 Micron Technology, Inc. Enhanced grading and sorting of semiconductor devices using modular “plug-in” sort algorithms
US6307388B1 (en) * 2000-02-23 2001-10-23 Unisys Corporation Electromechanical apparatus for testing IC chips using first and second sets of substrates which are pressed together
DE10036177C2 (de) * 2000-07-25 2002-07-11 Infineon Technologies Ag Verfahren zum Testen von Halbleitereinrichtungen
DE10115280C2 (de) * 2001-03-28 2003-12-24 Infineon Technologies Ag Verfahren zum Klassifizieren von Bauelementen
WO2007095974A1 (en) * 2006-02-24 2007-08-30 Freescale Semiconductor, Inc. Testing non-volatile memory devices for charge leakage
WO2010005747A2 (en) * 2008-06-16 2010-01-14 Data I/O Corporation Programmer actuator system and method of operation thereof
CN104062471B (zh) * 2014-06-30 2017-01-18 深圳市迈昂科技有限公司 一种灯具老化架、老化方法及老化监控系统

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3969618A (en) * 1974-11-29 1976-07-13 Xerox Corporation On line PROM handling system
NL7416755A (nl) * 1974-12-23 1976-06-25 Philips Nv Werkwijze en inrichting voor het testen van een digitaal geheugen.
US4379259A (en) * 1980-03-12 1983-04-05 National Semiconductor Corporation Process of performing burn-in and parallel functional testing of integrated circuit memories in an environmental chamber
JPS5853775A (ja) * 1981-09-26 1983-03-30 Fujitsu Ltd Ｉｃメモリ試験方法
US4636726A (en) * 1982-01-04 1987-01-13 Artronics Corporation Electronic burn-in system
US4578751A (en) * 1982-06-25 1986-03-25 At&T Technologies, Inc. System for simultaneously programming a number of EPROMs
DE8424493U1 (de) * 1984-08-16 1985-08-08 Brumm GmbH Elektronik-Gerätebau, 1000 Berlin Prüfadapter
FR2570232A1 (fr) * 1984-09-11 1986-03-14 Thomson Csf Dispositif de traduction de sequence de test en sequence de rodage pour circuit logique et/ou numerique, procede de rodage de circuit logique et/ou numerique et dispositif de rodage de circuit logique et/ou numerique
GB2168802B (en) * 1984-10-06 1988-10-26 David Nicholas Young Heating oven and testing apparatus for semiconductors
GB8425299D0 (en) * 1984-10-06 1984-11-14 Young D N Heating oven
US4713611A (en) * 1986-06-23 1987-12-15 Vtc Incorporated Burn-in apparatus for integrated circuits mounted on a carrier tape

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016157227A (ja) * 2015-02-24 2016-09-01 株式会社Ｊｖｃケンウッド 不揮発性半導体記憶装置の評価システム、評価方法、及び評価プログラム
JP2016157228A (ja) * 2015-02-24 2016-09-01 株式会社Ｊｖｃケンウッド 不揮発性半導体記憶装置の評価方法、評価システム、及び評価プログラム

Also Published As

Publication number Publication date
DE3786203D1 (de) 1993-07-22
DE3786203T2 (de) 1993-09-23
JP2615058B2 (ja) 1997-05-28
IT8683633A0 (it) 1986-07-22
EP0254691A2 (en) 1988-01-27
IT1201837B (it) 1989-02-02
US4871963A (en) 1989-10-03
US4799021A (en) 1989-01-17
EP0254691A3 (en) 1990-02-14
EP0254691B1 (en) 1993-06-16

Similar Documents

Publication Publication Date Title
JPS6352073A (ja) バ−ンインの間にｅｐｒｏｍ型半導体デバイスをテストするための方法及び装置
US4379259A (en) Process of performing burn-in and parallel functional testing of integrated circuit memories in an environmental chamber
US5895443A (en) Testable non-volatile memory device
EP0630048A1 (en) Method of testing dice
EP1176609A3 (en) Testing of multilevel semiconductor memory
EP0287338A2 (en) Security fuse circuit for programmable logic array
DE60122059D1 (de) Programmierverfahren für eine Halbleiterspeicherzelle
DE19957614B4 (de) Verfahren zum Handhaben eines IC-Bausteins
DE3274914D1 (en) A method and apparatus for calibrating a coin validation apparatus
Sakib et al. Flash-DNA: Identifying NAND flash memory origins using intrinsic array properties
US5485105A (en) Apparatus and method for programming field programmable arrays
CN116359802B (zh) 热插拔测试工装及其测试方法
EP0789335A3 (de) Verfahren zum Abrechnen elektronischer Geldbörsensysteme mit Chipkarten
JPH081455B2 (ja) Ｉｃの性能試験方法
CN100375197C (zh) 非挥发性存储器的测试方法
JPH06338200A (ja) 半導体記憶装置の電気的特性検査方法および装置
US6766452B1 (en) Method of checking the authenticity of an electric circuit arrangement
TW591734B (en) IC tester system for eliminating electrostatic discharge damage
US7058526B2 (en) Method, apparatus and computer program product for implementing enhanced power system with optimized fuse placement and sizing
JPH04214298A (ja) プログラマブルデバイスにおけるプログラマブル素子のプログラミング方法
JPH076600A (ja) 半導体記憶装置の電気的特性検査方法および装置
US5923602A (en) Method for testing floating gate cells
Sampson Time and total dose response of non-volatile UVPROMs
JPS60122378A (ja) 半導体装置の温度サイクル試験装置
US20020013878A1 (en) Method and system for sequentially programming memory-containing integrated circuits