JPS6352192A - 映像信号増幅回路 - Google Patents
映像信号増幅回路Info
- Publication number
- JPS6352192A JPS6352192A JP61197594A JP19759486A JPS6352192A JP S6352192 A JPS6352192 A JP S6352192A JP 61197594 A JP61197594 A JP 61197594A JP 19759486 A JP19759486 A JP 19759486A JP S6352192 A JPS6352192 A JP S6352192A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- resistor
- potential
- video signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Processing Of Color Television Signals (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は各色毎に2つの入力端子を有するカラーディス
プレイの映像信号増幅回路に関するものである。
プレイの映像信号増幅回路に関するものである。
各色毎に2つの入力端子を設けて各入力端子に信号有、
再入力端子に信号有の3つの場合の夫々につき異なる輝
度の表示を行わせるようにした3階調表示のカラーディ
スプレイがある。第3図は従来のこの種のカラーディス
プレイの映像信号増幅回路をR,G、83色のうちの1
つの色について示す回路図であり、同様の回路が他の2
色についても設けられている。入力端子A、Bは夫々イ
ンバータ1. 2夫々の入力端子に接続されており、イ
ンバータ1.2の出力は夫々抵抗3.4を介してスイッ
チングトランジスタ5,6の各エミッタに与えられる。
再入力端子に信号有の3つの場合の夫々につき異なる輝
度の表示を行わせるようにした3階調表示のカラーディ
スプレイがある。第3図は従来のこの種のカラーディス
プレイの映像信号増幅回路をR,G、83色のうちの1
つの色について示す回路図であり、同様の回路が他の2
色についても設けられている。入力端子A、Bは夫々イ
ンバータ1. 2夫々の入力端子に接続されており、イ
ンバータ1.2の出力は夫々抵抗3.4を介してスイッ
チングトランジスタ5,6の各エミッタに与えられる。
スイッチングトランジスタ5.6のコレクタは抵抗7を
介して電位V cc+のラインに連なるとともに、抵抗
8を介してドライブトランジスタ90ベースに連なって
いる。電位■cmのラインと接地電位との間には抵抗1
2、出力トランジスタ11、抵抗lO1及び前記ドライ
ブトランジスタ9の直列回路が設けられており、出力ト
ランジスタ11のコレクタ電位をCRTを用いてなる表
示部13に与えている。
介して電位V cc+のラインに連なるとともに、抵抗
8を介してドライブトランジスタ90ベースに連なって
いる。電位■cmのラインと接地電位との間には抵抗1
2、出力トランジスタ11、抵抗lO1及び前記ドライ
ブトランジスタ9の直列回路が設けられており、出力ト
ランジスタ11のコレクタ電位をCRTを用いてなる表
示部13に与えている。
1氏抗3,4はスイッチングトランジスタ5.6のエミ
ッタ電流を各設定するためのもの、また抵抗10は出力
トランジスタ11の増幅率を設定するものである。
ッタ電流を各設定するためのもの、また抵抗10は出力
トランジスタ11の増幅率を設定するものである。
以上の回路において入力端子Aにハイレベルの信号が与
えられるとインバータlの出力はローレベルとなってス
イッチングトランジスタ5が導通し、これによって抵抗
3にて定まるエミッタ電流IEIがインバータ1側へ流
れ、これによってトランジスタ5のコレクタ電位はV
ccl−I EI RL(RLは抵抗7の抵抗値)とな
る、これによってドライブトランジスタ9が導通し、出
力トランジスタ11のコレクタ電圧がvcczからトラ
ンジスタ5のコレクタ電位に応じた値だけ降下し、これ
にて定まる輝度にて表示部13の表示が行われる。
えられるとインバータlの出力はローレベルとなってス
イッチングトランジスタ5が導通し、これによって抵抗
3にて定まるエミッタ電流IEIがインバータ1側へ流
れ、これによってトランジスタ5のコレクタ電位はV
ccl−I EI RL(RLは抵抗7の抵抗値)とな
る、これによってドライブトランジスタ9が導通し、出
力トランジスタ11のコレクタ電圧がvcczからトラ
ンジスタ5のコレクタ電位に応じた値だけ降下し、これ
にて定まる輝度にて表示部13の表示が行われる。
一方、入力端子Bにハイレベルの信号が与えられると同
様にしてトランジスタ5のコレクタ(トランジスタ6の
コレクタと接続されている)の電位はvcC,−IE2
RL (IF2はトランジスタ6のエミッタ電流)と
なり、これに応じた輝度の表示が行われる。
様にしてトランジスタ5のコレクタ(トランジスタ6の
コレクタと接続されている)の電位はvcC,−IE2
RL (IF2はトランジスタ6のエミッタ電流)と
なり、これに応じた輝度の表示が行われる。
更に再入力端子A、Bに共にハイレベルの信号が与えら
れるとトランジスタ5のコレクタ電位はVc(1−(I
E1+ 122)RLとなり、これに応じた輝度の表示
がなされる。つまり3とおりの入力状態に応じた3階調
の表示が行える。
れるとトランジスタ5のコレクタ電位はVc(1−(I
E1+ 122)RLとなり、これに応じた輝度の表示
がなされる。つまり3とおりの入力状態に応じた3階調
の表示が行える。
第4図はこれらの電位を示している。なお、抵抗7を流
れる電流をICとすると Icl1lIIE1+ IF5 と表すことができる。
れる電流をICとすると Icl1lIIE1+ IF5 と表すことができる。
以上の動作から明らかな如く、入力端子A又はBのみに
ハイレベルの信号が与えられた場合に最適の輝度が得ら
れるように回路を設定すると、再入力端子A、Bに共に
ハイレベルの信号が与えられた場合の輝度は一義的に定
まってしまい、必ずしも最適の輝度が得られないという
問題点があった。
ハイレベルの信号が与えられた場合に最適の輝度が得ら
れるように回路を設定すると、再入力端子A、Bに共に
ハイレベルの信号が与えられた場合の輝度は一義的に定
まってしまい、必ずしも最適の輝度が得られないという
問題点があった。
本発明は斯かる問題点を解決すべくなされたものであり
、3階調ともに自由に輝度設定ができるようにした映像
信号増幅回路を提供すること目的とする。
、3階調ともに自由に輝度設定ができるようにした映像
信号増幅回路を提供すること目的とする。
本考案に係る映像信号増幅回路は、再入力端子に信号が
与えられた場合に定電流を供給する回路を設けて、この
電流により輝度を決定する電位、つまり前記スイッチン
グトランジスタ5のコレクタ電位を自在に設定できるよ
うにしたものである。
与えられた場合に定電流を供給する回路を設けて、この
電流により輝度を決定する電位、つまり前記スイッチン
グトランジスタ5のコレクタ電位を自在に設定できるよ
うにしたものである。
再入力端子に信号が与えられると論理ゲートの作用によ
り定電流源トランジスタが導通し、これによってその定
電流が供給され、これによって輝度を決定する電位が定
まる。
り定電流源トランジスタが導通し、これによってその定
電流が供給され、これによって輝度を決定する電位が定
まる。
以下本発明をその実施例を示す図面に基づいて詳述する
。第1図は本発明に係る映像信号増幅回路を1つの色に
ついて示す回路図であり、同様の回路が他の2色につい
ても設けられている。入力端子A、Bは夫々インバータ
1.2夫々の入力端子に接続されると共にNANDゲー
ト14の2つの入力端子に各接続されている。インバー
タ1,2の出力はそのエミッタ電流設定用の抵抗3.4
を夫々介してスイッチングトランジスタ5.6のエミッ
タに接続されており、両スイッチングトランジスタ5.
6のコレクタは一括されて抵抗7 (抵抗値RL)、8
の一端に接続されると共に、PNP型の定電流源トラン
ジスタ18のコレクタに接続されている。抵抗7の他端
は電位VCC+のラインに、また抵抗8の他端はドライ
ブトランジスタ9のベースに接続されている。
。第1図は本発明に係る映像信号増幅回路を1つの色に
ついて示す回路図であり、同様の回路が他の2色につい
ても設けられている。入力端子A、Bは夫々インバータ
1.2夫々の入力端子に接続されると共にNANDゲー
ト14の2つの入力端子に各接続されている。インバー
タ1,2の出力はそのエミッタ電流設定用の抵抗3.4
を夫々介してスイッチングトランジスタ5.6のエミッ
タに接続されており、両スイッチングトランジスタ5.
6のコレクタは一括されて抵抗7 (抵抗値RL)、8
の一端に接続されると共に、PNP型の定電流源トラン
ジスタ18のコレクタに接続されている。抵抗7の他端
は電位VCC+のラインに、また抵抗8の他端はドライ
ブトランジスタ9のベースに接続されている。
電位vcczのラインと接地電位との間には抵抗12、
出力トランジスタ11.抵抗10及び前記ドライブトラ
ンジスタ9の直列回路が接続されている。
出力トランジスタ11.抵抗10及び前記ドライブトラ
ンジスタ9の直列回路が接続されている。
抵抗10は出力トランジスタ11の増幅率を設定するも
のである。
のである。
NANDゲー目4の出力は抵抗15を介してトランジス
タ18のベース及び抵抗16の一端に接続され、抵抗1
6の他端は電位■ccI としである。トランジスタI
8のエミッタは抵抗17を介して電位V ccl のラ
インに接続されている。以上のトランジスタ18、ベー
スバイアス抵抗15.16及びエミッタ抵抗17にて定
電流源が構成されている。エミッタ’Qi @I E
3は抵抗15.16.17の抵抗値又はトランジスタ1
8の特性にて決定される。
タ18のベース及び抵抗16の一端に接続され、抵抗1
6の他端は電位■ccI としである。トランジスタI
8のエミッタは抵抗17を介して電位V ccl のラ
インに接続されている。以上のトランジスタ18、ベー
スバイアス抵抗15.16及びエミッタ抵抗17にて定
電流源が構成されている。エミッタ’Qi @I E
3は抵抗15.16.17の抵抗値又はトランジスタ1
8の特性にて決定される。
以上の説明から明らかな如く本発明回路はNANDゲー
ト14及び定電m源を付加したものである。従って入力
端子A又はBのいずれか一方にハイレベルの信号が与え
られる場合、つまりNANDゲート14出力がローレベ
ルとならない場合の回路動作は第3図に示す従来回路と
同様である。
ト14及び定電m源を付加したものである。従って入力
端子A又はBのいずれか一方にハイレベルの信号が与え
られる場合、つまりNANDゲート14出力がローレベ
ルとならない場合の回路動作は第3図に示す従来回路と
同様である。
即ち、入力端子A、 Bがハイレベルである場合はトラ
ンジスタ5のコレクタ電位は夫々第2図に示すようにV
ccI −I EIRL 、 Vc−+ −I E2
RLとなる。
ンジスタ5のコレクタ電位は夫々第2図に示すようにV
ccI −I EIRL 、 Vc−+ −I E2
RLとなる。
次に再入力端子A、Bにハイレベルの信号が与えられる
とNANDゲート14出力がローレベルとなり、トラン
ジスタ18が導通する。抵抗7を流れる電流ICは IE1+ IE2#1c+ IF5 であるから、 1、= IE1+ IF5− IF5 となる。従ってトランジスタ5のコレクタ電位はVcc
I −(IEI? IF5− IF5) RLとなり、
この電位をIF3、即ち抵抗17等によって自在に設定
することが可能となる。
とNANDゲート14出力がローレベルとなり、トラン
ジスタ18が導通する。抵抗7を流れる電流ICは IE1+ IE2#1c+ IF5 であるから、 1、= IE1+ IF5− IF5 となる。従ってトランジスタ5のコレクタ電位はVcc
I −(IEI? IF5− IF5) RLとなり、
この電位をIF3、即ち抵抗17等によって自在に設定
することが可能となる。
なお、定電流源の構成は上記実施例のものに限らず、ま
たそのトランジスタの導通を制?’fllする論理ゲー
トは上記実施例の如きNANDゲートに限らないことは
言うまでもない。
たそのトランジスタの導通を制?’fllする論理ゲー
トは上記実施例の如きNANDゲートに限らないことは
言うまでもない。
(効果〕
以上の如き本発明回路による場合は2入力端子に各別に
信号が与えられた場合及び、2入力端子に共に信号が与
えられた場合の3つの場合の輝度を各独自に設定するこ
とが可能なカラーディスプレイを実現できる。
信号が与えられた場合及び、2入力端子に共に信号が与
えられた場合の3つの場合の輝度を各独自に設定するこ
とが可能なカラーディスプレイを実現できる。
第1図は本発明回路の略示回路図、第2図はその動作説
明のための電位図、第3図は従来回路の略示回路図、第
4図はその動作説明のための電位図である。 1.2・・・インバータ 13・・・表示部14・・・
NANOゲー) 1B・・・定電流源トランジスタな
お、図中、同一符号は同一、又は相当部分を示す。
明のための電位図、第3図は従来回路の略示回路図、第
4図はその動作説明のための電位図である。 1.2・・・インバータ 13・・・表示部14・・・
NANOゲー) 1B・・・定電流源トランジスタな
お、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- 1、各色毎に設けた2つの入力端子に各入力端子を接続
した2つのインバータを備え、各インバータ出力にて定
まる電位にて表示部の輝度を設定すべくなしてあるカラ
ーディスプレイの映像信号増幅回路において、前記2つ
の入力端子にその入力端子が接続された論理ゲートと、
該論理ゲート出力にて導通を制御される定電流源トラン
ジスタとを備え、該トランジスタの導通にて得られる定
電流にて前記電位を調整すべくなしてあることを特徴と
する映像信号増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61197594A JPS6352192A (ja) | 1986-08-22 | 1986-08-22 | 映像信号増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61197594A JPS6352192A (ja) | 1986-08-22 | 1986-08-22 | 映像信号増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6352192A true JPS6352192A (ja) | 1988-03-05 |
Family
ID=16377082
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61197594A Pending JPS6352192A (ja) | 1986-08-22 | 1986-08-22 | 映像信号増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6352192A (ja) |
-
1986
- 1986-08-22 JP JP61197594A patent/JPS6352192A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6157118A (ja) | レベル変換回路 | |
| JPH02892B2 (ja) | ||
| US4403200A (en) | Output stage for operational amplifier | |
| JPS6352192A (ja) | 映像信号増幅回路 | |
| JPS6252486B2 (ja) | ||
| JPS60153639A (ja) | ミラーキヤパシタンスを減少したゲート | |
| JPS58181310A (ja) | 電圧利得制御増幅装置 | |
| JPS6242426Y2 (ja) | ||
| JPH0151207B2 (ja) | ||
| JPS61245626A (ja) | エクスクル−シブorゲ−ト | |
| JPS5839284A (ja) | インバ−タ回路 | |
| JPH04334120A (ja) | Ecl出力回路 | |
| JPS61146013A (ja) | 出力回路 | |
| JPS62165431A (ja) | エミツタ結合andゲ−ト回路 | |
| JPS61248618A (ja) | 論理回路 | |
| JPS6316714A (ja) | 差動電流スイツチ回路 | |
| JPS5923135B2 (ja) | スイツチング回路 | |
| JPS612473A (ja) | 陰極線管デイスプレイ装置 | |
| JPH0453443B2 (ja) | ||
| JPS62290213A (ja) | エミツタ結合論理出力回路 | |
| JPH07183769A (ja) | ラッチ回路 | |
| JPH02306717A (ja) | エミッタ結合論理回路装置 | |
| JPS58104532A (ja) | 飽和形論理回路 | |
| JPH04170222A (ja) | Ecl論理回路 | |
| JPS6160603B2 (ja) |