JPS6352496B2 - - Google Patents
Info
- Publication number
- JPS6352496B2 JPS6352496B2 JP55073157A JP7315780A JPS6352496B2 JP S6352496 B2 JPS6352496 B2 JP S6352496B2 JP 55073157 A JP55073157 A JP 55073157A JP 7315780 A JP7315780 A JP 7315780A JP S6352496 B2 JPS6352496 B2 JP S6352496B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- circuit
- digital
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0624—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by synchronisation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Color Television Systems (AREA)
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】
本発明は、例えばカラーテレビジヨン信号のよ
うな基準位相信号を含むアナログ入力信号をデイ
ジタル信号に変換する場合に用いられるサンプリ
ングクロツク信号を基準位相信号に同期させるた
めの位相同期回路に関する。
うな基準位相信号を含むアナログ入力信号をデイ
ジタル信号に変換する場合に用いられるサンプリ
ングクロツク信号を基準位相信号に同期させるた
めの位相同期回路に関する。
NTSC信号などのカラーテレビジヨン信号を
Ａ／Ｄ変換器によつてデイジタル信号に変換した
後、デイジタル的に輝度信号（Ｙ信号）と２つの
色度信号（Ｉ信号およびＱ信号）とに分離して、
これらの信号をデイジタル的に処理する方法が広
く用いられるようになつてきた。例えば画像の縮
少や拡大、回転などの線形変換を行なうデイジタ
ルプロセツサはその一例である。
Ａ／Ｄ変換器によつてデイジタル信号に変換した
後、デイジタル的に輝度信号（Ｙ信号）と２つの
色度信号（Ｉ信号およびＱ信号）とに分離して、
これらの信号をデイジタル的に処理する方法が広
く用いられるようになつてきた。例えば画像の縮
少や拡大、回転などの線形変換を行なうデイジタ
ルプロセツサはその一例である。
このような、NTSC信号をＹ信号およびＩ信
号、Ｑ信号に分離するデイジタル方式による色分
離回路（以下デイジタルデコーダという）では、
NTSC信号をデイジタル信号に変換するために用
いられるＡ／Ｄ変換器におけるサンプリング周波
数、すなわちサンプリングクロツク信号周波数
を、色副搬送波周波数の整数倍、例えば３倍ある
いは４倍に選び、色副搬送波とある定められた位
相関係に位相同期してサンプリングを行なわなけ
ればならない。
号、Ｑ信号に分離するデイジタル方式による色分
離回路（以下デイジタルデコーダという）では、
NTSC信号をデイジタル信号に変換するために用
いられるＡ／Ｄ変換器におけるサンプリング周波
数、すなわちサンプリングクロツク信号周波数
を、色副搬送波周波数の整数倍、例えば３倍ある
いは４倍に選び、色副搬送波とある定められた位
相関係に位相同期してサンプリングを行なわなけ
ればならない。
この色副搬送波周波数の例えば４倍の周波数に
位相同期したサンプリングクロツク信号を得る回
路として、第１図に示すようなデイジタル形の位
相同期回路がある。
位相同期したサンプリングクロツク信号を得る回
路として、第１図に示すようなデイジタル形の位
相同期回路がある。
第１図において、入力端子１０に入つた複合カ
ラーテレビジヨン信号例えばNTSC信号は、Ａ／
Ｄ変換器１１でデイジタル信号に変換された後、
出力端子１２に取出される。Ａ／Ｄ変換器１１の
出力は同期分離回路１３にも加えられ、ここで同
期信号部分のデイジタル信号が分離される。バー
スト抽出回路１４はこの同期分離回路１３によつ
て分離された信号に基づいて、Ａ／Ｄ変換器１１
で得られたデイジタル信号のうちの基準位相信号
であるカラーバースト信号に対応する部分のみを
抽出する回路である。すなわち、第２図にＡ／Ｄ
変換器１１におけるNTSC信号中のカラーバース
ト信号付近のサンプリングの様子を示すが、この
図においてP1，P2，P3，…，P4Kの記号で示すカ
ラーバースト信号のサンプル値に相当するデイジ
タル信号のみがバースト抽出回路１４によつて抽
出される。
ラーテレビジヨン信号例えばNTSC信号は、Ａ／
Ｄ変換器１１でデイジタル信号に変換された後、
出力端子１２に取出される。Ａ／Ｄ変換器１１の
出力は同期分離回路１３にも加えられ、ここで同
期信号部分のデイジタル信号が分離される。バー
スト抽出回路１４はこの同期分離回路１３によつ
て分離された信号に基づいて、Ａ／Ｄ変換器１１
で得られたデイジタル信号のうちの基準位相信号
であるカラーバースト信号に対応する部分のみを
抽出する回路である。すなわち、第２図にＡ／Ｄ
変換器１１におけるNTSC信号中のカラーバース
ト信号付近のサンプリングの様子を示すが、この
図においてP1，P2，P3，…，P4Kの記号で示すカ
ラーバースト信号のサンプル値に相当するデイジ
タル信号のみがバースト抽出回路１４によつて抽
出される。
このようにして抽出されたカラーバースト信号
に対応するデイジタル信号は、誤差演算回路１５
に導かれる。この誤差演算回路１５は前記カラー
バースト信号とＡ／Ｄ変換器１１に供給されるサ
ンプリングクロツク信号との位相差の基準値（こ
れを基準位相差と呼ぶ）θ0の正接tanθ0が予めデ
イジタル情報として与えられており、この基準位
相差θ0に対する実際の位相差の誤差を次式に基づ
いて算出する。
に対応するデイジタル信号は、誤差演算回路１５
に導かれる。この誤差演算回路１５は前記カラー
バースト信号とＡ／Ｄ変換器１１に供給されるサ
ンプリングクロツク信号との位相差の基準値（こ
れを基準位相差と呼ぶ）θ0の正接tanθ0が予めデ
イジタル情報として与えられており、この基準位
相差θ0に対する実際の位相差の誤差を次式に基づ
いて算出する。
Ｅ＝k
〓j=1
（P4j-3−P4j-1）−｛k
〓j=1
（P4j-2−P4j）｝
tanθ0 ……(1) すなわち、第２図でP1〜P4Kのサンプル値は、
カラーバースト信号の基準レベルをａ、カラーバ
ースト信号の振幅をｂとし、更にカラーバースト
信号とサンプリングクロツク信号との実際の位相
差をθとすると、次の如く表わされる。
tanθ0 ……(1) すなわち、第２図でP1〜P4Kのサンプル値は、
カラーバースト信号の基準レベルをａ、カラーバ
ースト信号の振幅をｂとし、更にカラーバースト
信号とサンプリングクロツク信号との実際の位相
差をθとすると、次の如く表わされる。
P4j-3＝ａ＋bsinθ ……(2)
P4j-2＝ａ＋bsin（θ＋π／２）＝ａ＋bcosθ……(3)
P4j-1＝ａ＋bsin（θ＋π）＝ａ−bsinθ ……(4)
P4j＝ａ＋bsin（θ＋3π／２）＝ａ−bcosθ ……(5)
この場合、(1)式は
Ｅ＝k
〓j=1
2bsinθ−（k
〓j=1
2bcosθ）tanθ0
＝2kb／cosθ0（sinθ・cosθ0−cosθ・sinθ0）
＝2kb／cosθ0sin（θ−θ0） ……(6)
従つて、誤差信号Ｅはθ＝θ0であれば０とな
り、θ≠θ0であればθとθ0との差に応じた値とな
る。
り、θ≠θ0であればθとθ0との差に応じた値とな
る。
(1)式に示したような演算を実行する誤差演算回
路１５は、例えば第３図に示す回路で実現出来
る。第３図において、バースト抽出回路１４によ
り入力端子３０に入つたカラーバースト信号に対
応するデイジタル信号は、減算回路３１を介して
シフトレジスタ３２−１に加えられる。シフトレ
ジスタ３２−１の出力はさらにシフトレジスタ３
２−２に加えられ。シフトレジスタ３２−２の出
力は減算回路３１の他方の入力端子に加えられ
る。減算回路３１は、入力端子３０に入力された
デイジタル信号からシフトレジスタ３２−２の出
力を減算するよう接続されているものとする。シ
フトレジスタ３２−１および３２−２は同期信号
によつてリセツトされ、入力端子３０にカラーバ
ースト信号に対応するデイジタル信号が入つて来
る毎に、つまりサンプリングクロツク信号の周期
で、カラーバースト信号に対応するサンプリング
時点においてクロツク信号が与えられるものとす
る。このような状態で入力端子３０よりサンプル
値P1〜PKのデイジタル信号が入力されると、カ
ラーバースト信号の終了時には、シフトレジスタ
３２−１および３２−２の出力S1およびS2はそれ
ぞれ次のような値となる。
路１５は、例えば第３図に示す回路で実現出来
る。第３図において、バースト抽出回路１４によ
り入力端子３０に入つたカラーバースト信号に対
応するデイジタル信号は、減算回路３１を介して
シフトレジスタ３２−１に加えられる。シフトレ
ジスタ３２−１の出力はさらにシフトレジスタ３
２−２に加えられ。シフトレジスタ３２−２の出
力は減算回路３１の他方の入力端子に加えられ
る。減算回路３１は、入力端子３０に入力された
デイジタル信号からシフトレジスタ３２−２の出
力を減算するよう接続されているものとする。シ
フトレジスタ３２−１および３２−２は同期信号
によつてリセツトされ、入力端子３０にカラーバ
ースト信号に対応するデイジタル信号が入つて来
る毎に、つまりサンプリングクロツク信号の周期
で、カラーバースト信号に対応するサンプリング
時点においてクロツク信号が与えられるものとす
る。このような状態で入力端子３０よりサンプル
値P1〜PKのデイジタル信号が入力されると、カ
ラーバースト信号の終了時には、シフトレジスタ
３２−１および３２−２の出力S1およびS2はそれ
ぞれ次のような値となる。
S1＝k
〓j=1
（P4j−P4j-2） ……(7)
S2＝k
〓j=1
（P4j-1−P4j-3） ……(8)
シフトレジスタ３２−１の出力S1は乗算回路３
３に入力され、基準信号発生器３４の出力である
tanθ0のデイジタル値と乗算され、減算回路３５
の一方の入力端子に入力される。一方、シフトレ
ジスタ３２−２の出力は減算回路３５の他方の入
力端子に入力される。減算回路３５は乗算回路３
３の出力よりシフトレジスタ３２−２の出力を減
算するよう接続されている。このとき減算回路３
５の出力Ｓは、次式のように表わされる。
３に入力され、基準信号発生器３４の出力である
tanθ0のデイジタル値と乗算され、減算回路３５
の一方の入力端子に入力される。一方、シフトレ
ジスタ３２−２の出力は減算回路３５の他方の入
力端子に入力される。減算回路３５は乗算回路３
３の出力よりシフトレジスタ３２−２の出力を減
算するよう接続されている。このとき減算回路３
５の出力Ｓは、次式のように表わされる。
Ｓ＝S1×tanθ0−S2＝k
〓j=1
（P4j-3−P4j-1）−｛k
〓j=1
（P4j-2−P4j）｝tanθ0 ……(9)
(9)式のＳは(1)式で示される誤差信号Ｅに等し
い。
い。
このようにして誤差演算回路１５で算出された
θ0に対するθの誤差信号Ｅは、Ｄ／Ａ変換器１６
が変換動作を行なうのに充分な時間、例えば次の
カラーバースト信号が到来するまで保持され、こ
の誤差信号Ｅに相当するデイジタル信号が誤差演
算回路１５より出力される。この誤差演算回路１
５の出力はＤ／Ａ変換器１６でアナログ信号に変
換された後、ループフイルタ１７を介して電圧制
御発振器１８に発振周波数の制御電圧として与え
られる。そして、この電圧制御発振器１８の出力
がＡ／Ｄ変換器１１にサンプリングクロツク信号
として供給される。
θ0に対するθの誤差信号Ｅは、Ｄ／Ａ変換器１６
が変換動作を行なうのに充分な時間、例えば次の
カラーバースト信号が到来するまで保持され、こ
の誤差信号Ｅに相当するデイジタル信号が誤差演
算回路１５より出力される。この誤差演算回路１
５の出力はＤ／Ａ変換器１６でアナログ信号に変
換された後、ループフイルタ１７を介して電圧制
御発振器１８に発振周波数の制御電圧として与え
られる。そして、この電圧制御発振器１８の出力
がＡ／Ｄ変換器１１にサンプリングクロツク信号
として供給される。
このように構成された位相同期回路は、Ａ／Ｄ
変換器１１、バースト抽出回路１４、誤差演算回
路１５およびＤ／Ａ変換器１６が位相比較器とし
て働き、誤差信号ＥをＡ／Ｄ変換した後のデイジ
タル信号から演算によつて求めているので、Ａ／
Ｄ変換器１１のアパーチヤ遅れを含む全ての不安
定要素を吸収出来る利点がある。
変換器１１、バースト抽出回路１４、誤差演算回
路１５およびＤ／Ａ変換器１６が位相比較器とし
て働き、誤差信号ＥをＡ／Ｄ変換した後のデイジ
タル信号から演算によつて求めているので、Ａ／
Ｄ変換器１１のアパーチヤ遅れを含む全ての不安
定要素を吸収出来る利点がある。
しかし、この場合サンプリングクロツク信号で
ある電圧制御発振器１８の出力と、カラーバース
ト信号との位相比較はＡ／Ｄ変換器１１を介して
デイジタル的に行なわれているために、Ａ／Ｄ変
換器１１の量子化精度に起因する位相比較特性の
不感帯が存在し、サンプリングクロツク信号の位
相変動を零にすることは原理的に不可能である。
すなわち、サンプリングクロツク信号によるカラ
ーバースト信号のサンプリング点がＡ／Ｄ変換器
１１の量子化精度によつて定まる隣接する２つの
しきい値の間で変動しても、Ａ／Ｄ変換器１１の
出力であるデイジタル信号は変化しない。従つ
て、誤差信号Ｅが零に収束した状態で、Ａ／Ｄ変
換器１１の最小量子化ステツプに比例する角度
Δθ0の間でサンプリングクロツク信号の位相が変
動しても誤差信号Ｅは零のまま変動しないので、
位相同期ループのループゲインは零となる。すな
わち、第１図の位相同期回路の位相比較特性は、
第４図に示すようにＡ／Ｄ変換器１１の最小量子
化ステツプΔSに依存する角度Δθ0毎に誤差信号
Ｅが階段状に変化し、誤差信号Ｅが零となるとこ
ろでループゲインが零となつて、位相同期回路の
定常位相誤差および位相ジツタの原因となる。こ
れらのうち、定常位相誤差はデイジタル化された
NTSC信号に対して悪影響を与えることは比較的
少ないが、位相ジツタはNTSC信号に対してＳ／
Ｎの低下等、非常に大きな劣化をもたらす。
ある電圧制御発振器１８の出力と、カラーバース
ト信号との位相比較はＡ／Ｄ変換器１１を介して
デイジタル的に行なわれているために、Ａ／Ｄ変
換器１１の量子化精度に起因する位相比較特性の
不感帯が存在し、サンプリングクロツク信号の位
相変動を零にすることは原理的に不可能である。
すなわち、サンプリングクロツク信号によるカラ
ーバースト信号のサンプリング点がＡ／Ｄ変換器
１１の量子化精度によつて定まる隣接する２つの
しきい値の間で変動しても、Ａ／Ｄ変換器１１の
出力であるデイジタル信号は変化しない。従つ
て、誤差信号Ｅが零に収束した状態で、Ａ／Ｄ変
換器１１の最小量子化ステツプに比例する角度
Δθ0の間でサンプリングクロツク信号の位相が変
動しても誤差信号Ｅは零のまま変動しないので、
位相同期ループのループゲインは零となる。すな
わち、第１図の位相同期回路の位相比較特性は、
第４図に示すようにＡ／Ｄ変換器１１の最小量子
化ステツプΔSに依存する角度Δθ0毎に誤差信号
Ｅが階段状に変化し、誤差信号Ｅが零となるとこ
ろでループゲインが零となつて、位相同期回路の
定常位相誤差および位相ジツタの原因となる。こ
れらのうち、定常位相誤差はデイジタル化された
NTSC信号に対して悪影響を与えることは比較的
少ないが、位相ジツタはNTSC信号に対してＳ／
Ｎの低下等、非常に大きな劣化をもたらす。
本発明はこのような点に鑑みてなされたもの
で、カラーテレビジヨン信号のような基準位相信
号を含むアナログ入力信号をデイジタル信号に変
換する場合に必要な、基準位相信号に同期したサ
ンプリングクロツク信号を得る位相同期回路にお
いて、Ａ／Ｄ変換器の量子化精度に起因するサン
プリングクロツク信号の位相ジツタを大幅に低減
することを目的とする。
で、カラーテレビジヨン信号のような基準位相信
号を含むアナログ入力信号をデイジタル信号に変
換する場合に必要な、基準位相信号に同期したサ
ンプリングクロツク信号を得る位相同期回路にお
いて、Ａ／Ｄ変換器の量子化精度に起因するサン
プリングクロツク信号の位相ジツタを大幅に低減
することを目的とする。
本発明は誤差演算回路の出力、つまり基準位相
信号とＡ／Ｄ変換器のサンプリングクロツク信号
との位相差の、予め定められた基準位相差に対す
る誤差信号であるステツプ状に変化するデイジタ
ル値に、この誤差信号のデイジタル値の１ステツ
プより小さい一定の微小デイジタル値を加算する
ことを特徴としている。これにより、サンプリン
グクロツク信号の位相制御はバングバング制御と
なるため、サンプリングクロツク信号の位相ジツ
タを非常に小さく抑えることができる。
信号とＡ／Ｄ変換器のサンプリングクロツク信号
との位相差の、予め定められた基準位相差に対す
る誤差信号であるステツプ状に変化するデイジタ
ル値に、この誤差信号のデイジタル値の１ステツ
プより小さい一定の微小デイジタル値を加算する
ことを特徴としている。これにより、サンプリン
グクロツク信号の位相制御はバングバング制御と
なるため、サンプリングクロツク信号の位相ジツ
タを非常に小さく抑えることができる。
以下、本発明を実施例により詳細に説明する。
第５図は本発明の一実施例に係る位相同期回路
の構成を示すブロツク図であり、第１図の回路に
デイジタルレベル発生回路５０および加算回路５
１を追加した構成となつている。すなわち、デイ
ジタルレベル発生回路５０は一定微少値のデイジ
タル信号を発生する回路で、加算回路５１はこの
デイジタル信号と誤差演算回路１５の出力のデイ
ジタル信号を加算する。そして、加算回路５１の
出力がＤ／Ａ変換器１６に供給されるようになつ
ている。
の構成を示すブロツク図であり、第１図の回路に
デイジタルレベル発生回路５０および加算回路５
１を追加した構成となつている。すなわち、デイ
ジタルレベル発生回路５０は一定微少値のデイジ
タル信号を発生する回路で、加算回路５１はこの
デイジタル信号と誤差演算回路１５の出力のデイ
ジタル信号を加算する。そして、加算回路５１の
出力がＤ／Ａ変換器１６に供給されるようになつ
ている。
第５図のように構成された位相同期回路の位相
比較特性は、第６図の示すように第４図で示され
る位相比較特性を縦軸方向にデイジタルレベル発
生回路５０の出力のデイジタル値に相当した分
Δeだけシフトしたものとなる。従つて、デイジ
タルレベル発生回路５０の出力のデイジタル値
を、このΔeが位相比較特性における誤差信号Ｅ
の１ステツプΔE以内になるように選定すれば、
この位相同期回路の動作はθ−θ0が−Δθ0／２で
収束するように働くバングバング制御となる。つ
まりθ−θ0の収束点−Δθ0／２において、誤差信
号Ｅは零とならず＋Δeなる値と（−ΔE＋Δe）と
の２つの値を持つようになり、位相同期ループの
ループゲインが無限大となつてバングバング制御
特性持つ。この結果、第１図の位相同期回路に比
べサンプリングクロツク信号は定常位相誤差−
Δθ0／２が生ずるが、ループフイルタ１７を最適
に設計すれば、その位相ジツタは非常に小さくな
る。
比較特性は、第６図の示すように第４図で示され
る位相比較特性を縦軸方向にデイジタルレベル発
生回路５０の出力のデイジタル値に相当した分
Δeだけシフトしたものとなる。従つて、デイジ
タルレベル発生回路５０の出力のデイジタル値
を、このΔeが位相比較特性における誤差信号Ｅ
の１ステツプΔE以内になるように選定すれば、
この位相同期回路の動作はθ−θ0が−Δθ0／２で
収束するように働くバングバング制御となる。つ
まりθ−θ0の収束点−Δθ0／２において、誤差信
号Ｅは零とならず＋Δeなる値と（−ΔE＋Δe）と
の２つの値を持つようになり、位相同期ループの
ループゲインが無限大となつてバングバング制御
特性持つ。この結果、第１図の位相同期回路に比
べサンプリングクロツク信号は定常位相誤差−
Δθ0／２が生ずるが、ループフイルタ１７を最適
に設計すれば、その位相ジツタは非常に小さくな
る。
すなわち、第１図に示した位相同期回路では、
サンプリングクロツク信号が最大でＡ／Ｄ変換器
１１の最小量子化ステツプに比例する角度Δθ0に
相当した分だけ位相ジツタを生じるが、本発明に
よればこの位相ジツタをΔθ0より十分小さくする
ことが可能である。
サンプリングクロツク信号が最大でＡ／Ｄ変換器
１１の最小量子化ステツプに比例する角度Δθ0に
相当した分だけ位相ジツタを生じるが、本発明に
よればこの位相ジツタをΔθ0より十分小さくする
ことが可能である。
なお、本発明は上記実施例に限定されるもので
はない。例えば上記実施例ではデイジタルレベル
発生回路５０より正レベルのデイジタル信号を発
生させた場合について説明したが、負レベルのデ
イジタル信号を発生させた場合でもサンプリング
クロツク信号の定常位相誤差が＋Δθ0／２になる
だけで、同じようにバングバング制御によつてサ
ンプリングクロツク信号の位相ジツタが低減され
る。
はない。例えば上記実施例ではデイジタルレベル
発生回路５０より正レベルのデイジタル信号を発
生させた場合について説明したが、負レベルのデ
イジタル信号を発生させた場合でもサンプリング
クロツク信号の定常位相誤差が＋Δθ0／２になる
だけで、同じようにバングバング制御によつてサ
ンプリングクロツク信号の位相ジツタが低減され
る。
また、上記実施例ではサンプリングクロツク信
号が色副搬送波周波数の４倍の周波数に位相同期
するようにしたが、誤差演算回路１５における演
算式を変えることで、色副搬送波周波数の任意の
整数倍または有理数倍に位相同期するように構成
することが可能である。
号が色副搬送波周波数の４倍の周波数に位相同期
するようにしたが、誤差演算回路１５における演
算式を変えることで、色副搬送波周波数の任意の
整数倍または有理数倍に位相同期するように構成
することが可能である。
また、位相同期回路を無定位形にするために、
加算回路５１とＤ／Ａ変換器１６との間にデイジ
タル積分回路を挿入したり、デイジタルループフ
イルタを挿入して、アナログ回路からなるループ
フイルタ１７を取り除いた構成とすることも可能
である。
加算回路５１とＤ／Ａ変換器１６との間にデイジ
タル積分回路を挿入したり、デイジタルループフ
イルタを挿入して、アナログ回路からなるループ
フイルタ１７を取り除いた構成とすることも可能
である。
また、誤差演算回路１５で(1)式に示したように
誤差信号Ｅそのものを演算する代りに、このＥに
比例した量を演算し、それに応じたデイジタル信
号を発生するようにしてもよいことは勿論であ
る。
誤差信号Ｅそのものを演算する代りに、このＥに
比例した量を演算し、それに応じたデイジタル信
号を発生するようにしてもよいことは勿論であ
る。
また、(1)式ではカラーバースト信号の全サンプ
リング値を使用しているが、(1)式のＫはカラーバ
ースト信号のサイクル数以下であればいくつでも
よいことが明らかである。
リング値を使用しているが、(1)式のＫはカラーバ
ースト信号のサイクル数以下であればいくつでも
よいことが明らかである。
さらに、前記実施例では複合カラーテレビジヨ
ン信号であるNTSC信号をＡ／Ｄ変換する場合
に、カラーバースト信号に同期したサンプリング
クロツク信号を得る例について説明したが、入力
信号としてはこのような複合カラーテレビジヨン
信号に限らず、一般に基準位相信号を含むアナロ
グ信号をＡ／Ｄ変換する場合において、基準位相
信号に同期したサンプリングクロツク信号を得る
回路に本発明は適用可能である。例えばある種の
信号伝送方式、通信方式等で、基準位相を与える
パイロツト信号を信号波に間歇的に挿入して送信
側より伝送し、受信側でこのパイロツト信号に同
期したサンプリングクロツク信号を作つて信号波
をＡ／Ｄ変換し、デイジタル処理することが考え
られるが、このような場合にもパイロツト信号を
NTSC信号におけるカラーバースト信号と同様に
取扱うことで、前記実施例と同様な効果が得られ
る。
ン信号であるNTSC信号をＡ／Ｄ変換する場合
に、カラーバースト信号に同期したサンプリング
クロツク信号を得る例について説明したが、入力
信号としてはこのような複合カラーテレビジヨン
信号に限らず、一般に基準位相信号を含むアナロ
グ信号をＡ／Ｄ変換する場合において、基準位相
信号に同期したサンプリングクロツク信号を得る
回路に本発明は適用可能である。例えばある種の
信号伝送方式、通信方式等で、基準位相を与える
パイロツト信号を信号波に間歇的に挿入して送信
側より伝送し、受信側でこのパイロツト信号に同
期したサンプリングクロツク信号を作つて信号波
をＡ／Ｄ変換し、デイジタル処理することが考え
られるが、このような場合にもパイロツト信号を
NTSC信号におけるカラーバースト信号と同様に
取扱うことで、前記実施例と同様な効果が得られ
る。
以上説明したように、本発明によれば基準位相
信号が挿入されたアナログ信号をＡ／Ｄ変換する
場合に必要な、基準位相信号に位相同期し、かつ
Ａ／Ｄ変換器の量子化誤差に起因する位相ジツタ
が大幅に低減されたサンプリングクロツク信号を
得ることができ、前述したデイジタルデコーダ等
に適用した場合に極めて有効である。
信号が挿入されたアナログ信号をＡ／Ｄ変換する
場合に必要な、基準位相信号に位相同期し、かつ
Ａ／Ｄ変換器の量子化誤差に起因する位相ジツタ
が大幅に低減されたサンプリングクロツク信号を
得ることができ、前述したデイジタルデコーダ等
に適用した場合に極めて有効である。
第１図は従来のデイジタル形位相同期回路のブ
ロツク図、第２図はその動作を説明するためのカ
ラーバースト信号部の波形図、第３図は第１図に
おける誤差演算回路１５の具体例を示すブロツク
図、第４図は第１図の位相同期回路の位相比較特
性を示す図、第５図は本発明の一実施例に係る位
相同期回路のブロツク図、第６図は第５図の位相
同期回路の位相比較特性を示す図である。 １１……Ａ／Ｄ変換器、１３……同期分離回
路、１４……バースト抽出回路、１５……誤差演
算回路、１６……Ｄ／Ａ変換器、１７……ループ
フイルタ、１８……電圧制御発振器、５０……デ
イジタルレベル発生回路、５１……加算回路。
ロツク図、第２図はその動作を説明するためのカ
ラーバースト信号部の波形図、第３図は第１図に
おける誤差演算回路１５の具体例を示すブロツク
図、第４図は第１図の位相同期回路の位相比較特
性を示す図、第５図は本発明の一実施例に係る位
相同期回路のブロツク図、第６図は第５図の位相
同期回路の位相比較特性を示す図である。 １１……Ａ／Ｄ変換器、１３……同期分離回
路、１４……バースト抽出回路、１５……誤差演
算回路、１６……Ｄ／Ａ変換器、１７……ループ
フイルタ、１８……電圧制御発振器、５０……デ
イジタルレベル発生回路、５１……加算回路。
Claims (1)
- 【特許請求の範囲】 １ クロツク信号源と、このクロツク信号源から
のクロツク信号をサンプリングクロツク信号とし
て受け、基準位相信号が挿入されたアナログ入力
信号をデイジタル信号に変換するＡ／Ｄ変換器
と、このＡ／Ｄ変換器の出力から前記基準位相信
号に対応するデイジタル信号を抽出する手段と、
この手段により得られたデイジタル信号を用いて
前記基準位相信号と前記サンプリングクロツク信
号との位相差の、予め定められた基準位相差に対
する誤差信号をステツプ状に変化するデイジタル
値として求める手段と、この手段により得られた
誤差信号のデイジタル値に一定の微小デイジタル
値を加算する手段と、この手段により微小デイジ
タル値が加算されたデイジタル値をアナログ信号
に変換するＤ／Ａ変換器と、このＤ／Ａ変換器の
出力に基づいて前記サンプリングクロツク信号の
位相を前記基準位相信号に同期するように制御す
る手段とを具備することを特徴とする位相同期回
路。 ２ 前記アナログ入力信号はカラーテレビジヨン
信号であり、前記基準位相信号はカラーバースト
信号であることを特徴とする特許請求の範囲第１
項記載の位相同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7315780A JPS56169421A (en) | 1980-05-31 | 1980-05-31 | Phase synchronizing circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7315780A JPS56169421A (en) | 1980-05-31 | 1980-05-31 | Phase synchronizing circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56169421A JPS56169421A (en) | 1981-12-26 |
| JPS6352496B2 true JPS6352496B2 (ja) | 1988-10-19 |
Family
ID=13510054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7315780A Granted JPS56169421A (en) | 1980-05-31 | 1980-05-31 | Phase synchronizing circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56169421A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02116898U (ja) * | 1989-03-03 | 1990-09-19 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0771002B2 (ja) * | 1986-04-15 | 1995-07-31 | ソニー株式会社 | ビデオ信号のａ／ｄ変換回路 |
| DE4019154C1 (ja) * | 1990-06-15 | 1991-12-19 | Ant Nachrichtentechnik Gmbh, 7150 Backnang, De |
-
1980
- 1980-05-31 JP JP7315780A patent/JPS56169421A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02116898U (ja) * | 1989-03-03 | 1990-09-19 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56169421A (en) | 1981-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4291332A (en) | Phase-locked circuit | |
| JPS5860889A (ja) | デイジタル信号処理システムのシステムロツク位相の調節方法および装置 | |
| JPH01259689A (ja) | サンプリング周波数変換回路 | |
| US4558348A (en) | Digital video signal processing system using asynchronous a-to-d encoding | |
| US4636836A (en) | Phase locked loop system for providing a phase shifted output signal | |
| JPS63200618A (ja) | 位相同期ループ回路 | |
| EP0361747A2 (en) | A sampled data phase locking system | |
| JPS6352496B2 (ja) | ||
| US4635103A (en) | Phase locked loop system incorporating automatic gain control | |
| JPH0542200B2 (ja) | ||
| US4785352A (en) | Sampled data amplitude detector as for an AGC multiplier | |
| US4535295A (en) | Method and device for controlling the phase of timing signal | |
| JPS6015190B2 (ja) | 位相同期回路 | |
| US5355172A (en) | Method and apparatus for sampling a reference signal | |
| JPS5890856A (ja) | サンプリング位相同期回路 | |
| JPH028515B2 (ja) | ||
| JP3063095B2 (ja) | 位相同期装置 | |
| JPH08149495A (ja) | ビデオ信号処理装置 | |
| JP2968730B2 (ja) | スキュー補正回路 | |
| JPH0632473B2 (ja) | Ｐｌｌ誤差演算回路 | |
| JPS63144678A (ja) | 位相同期発振回路 | |
| JP4509407B2 (ja) | Ｓｃｈ検出装置 | |
| JPS647556B2 (ja) | ||
| JPH035116B2 (ja) | ||
| JPH0429410A (ja) | 位相同期回路 |