JPS6352623A - 点検装置 - Google Patents
点検装置Info
- Publication number
- JPS6352623A JPS6352623A JP61195953A JP19595386A JPS6352623A JP S6352623 A JPS6352623 A JP S6352623A JP 61195953 A JP61195953 A JP 61195953A JP 19595386 A JP19595386 A JP 19595386A JP S6352623 A JPS6352623 A JP S6352623A
- Authority
- JP
- Japan
- Prior art keywords
- inspection
- voltage
- differential
- circuit
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は、電力系統の母線を保護するための差動継電
装置における差動回路を点検する点検装置に関するもの
である。
装置における差動回路を点検する点検装置に関するもの
である。
［従来の技術］
第３図は例えば実公昭５２−１９０号公報に示された従
来の点検装置を示す電気回路図であり、この第３図にお
いて、１は母線、２−１〜２−ｎは変流器（ＣＴ）、３
は非直線性抵抗素子（以下「バリスター」と称す）、４
は可飽和リアクター（以下「リアクター」と称す）、５
−１．５−２は抵抗、６は電圧差動リレー、７は監視リ
レー、８は点検指令接点、９は点検電源である。
来の点検装置を示す電気回路図であり、この第３図にお
いて、１は母線、２−１〜２−ｎは変流器（ＣＴ）、３
は非直線性抵抗素子（以下「バリスター」と称す）、４
は可飽和リアクター（以下「リアクター」と称す）、５
−１．５−２は抵抗、６は電圧差動リレー、７は監視リ
レー、８は点検指令接点、９は点検電源である。
次に動作について説明する。第３図に示す例は母線１の
事故を検出する電圧差動リレー６と変流器２−１〜２−
ｎの異常を常時監視する監視リレー７とから成る電圧差
動式母線保護装置の点検回路を示したものであるが、こ
の回路では、母線１に接続された全回線の変流器２−１
〜２−ｎの２次側を差動接続し、この差動回路に発生す
る電圧の大きさを電圧差動リレー６または監視リレー７
で判別するようになっている。なおバリスター３やリア
クター４は母線１の内部事故時に発生する過大電圧を一
定値以下に抑制するためのものである。
事故を検出する電圧差動リレー６と変流器２−１〜２−
ｎの異常を常時監視する監視リレー７とから成る電圧差
動式母線保護装置の点検回路を示したものであるが、こ
の回路では、母線１に接続された全回線の変流器２−１
〜２−ｎの２次側を差動接続し、この差動回路に発生す
る電圧の大きさを電圧差動リレー６または監視リレー７
で判別するようになっている。なおバリスター３やリア
クター４は母線１の内部事故時に発生する過大電圧を一
定値以下に抑制するためのものである。
以上の構成２Ｍ理で成る電圧差動式母線保護装置を点検
するためには、まず、点検電源９より点検時閉成する点
検指令接点８を介し、電圧差動リレー６および監視リレ
ー７に模擬入力を印加し、双方のリレー６．７が動作す
ることを確認することにより行なわれる。なお、抵抗５
−１．５−２は電圧差動リレー６の入力抵抗であるが、
変流器２次回路の短絡異常時等に電源短絡とならないよ
うにする制限抵抗の役割もある。
するためには、まず、点検電源９より点検時閉成する点
検指令接点８を介し、電圧差動リレー６および監視リレ
ー７に模擬入力を印加し、双方のリレー６．７が動作す
ることを確認することにより行なわれる。なお、抵抗５
−１．５−２は電圧差動リレー６の入力抵抗であるが、
変流器２次回路の短絡異常時等に電源短絡とならないよ
うにする制限抵抗の役割もある。
［発明が解決しようとする問題点］
従来の点検回路は以上のように構成されてるので、変流
器の並列数が多くなれば、変流器２次励磁インピーダン
スの合成値が低下するため、抵抗５−１での電圧降下分
が大きくなって監視リレー７を動作させるのに必要な電
圧Ｖを大きくする必要があり、結果的には点検電源容量
が大きくなるという問題点があった。
器の並列数が多くなれば、変流器２次励磁インピーダン
スの合成値が低下するため、抵抗５−１での電圧降下分
が大きくなって監視リレー７を動作させるのに必要な電
圧Ｖを大きくする必要があり、結果的には点検電源容量
が大きくなるという問題点があった。
また従来の点検回路では、電圧差動リレー６の点検入力
は点検電源電圧の変動により、点検不良判定とならない
程度に大きくする必要があり、これにより、点検精度に
限界がある等の問題点もあつた。
は点検電源電圧の変動により、点検不良判定とならない
程度に大きくする必要があり、これにより、点検精度に
限界がある等の問題点もあつた。
この発明は上記のような問題点を解消するためになされ
たもので、点検精度の向上と、点検電源容量の低下とを
はかりながら、しかも主回路に印加する点検電圧または
電源を小さくし、点検回路構成部品を小形化できるよう
にした点検装置を得ることを目的とする。
たもので、点検精度の向上と、点検電源容量の低下とを
はかりながら、しかも主回路に印加する点検電圧または
電源を小さくし、点検回路構成部品を小形化できるよう
にした点検装置を得ることを目的とする。
［問題点を解決するための手段］
この発明に係る点検装置は、母線に接続された全回線の
変成器２次電源をベクトル合成して成る二相以上の差動
回路に全相同時に単相点検用模擬入力を印加する手段を
そなえるとともに、上記差動回路の各々に接続され上記
の各差動回路に発生する出力レベルを検出する差動継電
器をそなえ、これら二相以上の差動継電器を構成する回
路の末端に発生する各出力レベルの不平衡を検出する手
段を設けたものである。
変成器２次電源をベクトル合成して成る二相以上の差動
回路に全相同時に単相点検用模擬入力を印加する手段を
そなえるとともに、上記差動回路の各々に接続され上記
の各差動回路に発生する出力レベルを検出する差動継電
器をそなえ、これら二相以上の差動継電器を構成する回
路の末端に発生する各出力レベルの不平衡を検出する手
段を設けたものである。
［作 用コ
この発明における点検装置では、二相以上から成る差動
回路に、単相点検用模擬入力を全相同時に印加し、各差
動継電器を構成する回路の末端に発生する各相出力レベ
ルの不平衡を検出することが行なわれる。
回路に、単相点検用模擬入力を全相同時に印加し、各差
動継電器を構成する回路の末端に発生する各相出力レベ
ルの不平衡を検出することが行なわれる。
［発明の実施例コ
以下、この発明の一実施例を図について説明する。第１
図は従来の第３図に示す電圧差動リレー６および監視リ
レー７をデジタルリレーとした場合を示しており、この
第１図において、１０はギャップトランス、１１はコン
デンサである。このギャップトランス１０とコンデンサ
１１とを組合せてフィルターが構成されている。１２−
１゜１２−２は保護回路で過電圧入力、サージ等を抑制
しデジタルリレー人力として適正な入力レベルを得るも
のである。１３はデジタルリレー、１４−１ 。
図は従来の第３図に示す電圧差動リレー６および監視リ
レー７をデジタルリレーとした場合を示しており、この
第１図において、１０はギャップトランス、１１はコン
デンサである。このギャップトランス１０とコンデンサ
１１とを組合せてフィルターが構成されている。１２−
１゜１２−２は保護回路で過電圧入力、サージ等を抑制
しデジタルリレー人力として適正な入力レベルを得るも
のである。１３はデジタルリレー、１４−１ 。
１４−２はフィルター、１５−１．１５−２はサンプル
ホールド器、１６はマルチプレクサ−１１７はアナログ
／デジタル変換器（以下Ａ／Ｄ変換器と称す）、１８は
ＣＰＵ、１９はメモリーである。
ホールド器、１６はマルチプレクサ−１１７はアナログ
／デジタル変換器（以下Ａ／Ｄ変換器と称す）、１８は
ＣＰＵ、１９はメモリーである。
なおこの第１図において、第３図に示すものと同一の符
号は同一または相当部分を示している。
号は同一または相当部分を示している。
第２図は本装置により点検判定を行なうためのブロック
図で、かかる点検判定はこの第２図に示された判定式を
デジタルリレー１３で演算することにより行なう。この
第２図において、２０は主保護リレ一部を点検する第１
点検判定要素、２１は監視リレ一部を点検する第２点検
判定要素、２２は論理和演算部（ＯＲゲート）である。
図で、かかる点検判定はこの第２図に示された判定式を
デジタルリレー１３で演算することにより行なう。この
第２図において、２０は主保護リレ一部を点検する第１
点検判定要素、２１は監視リレ一部を点検する第２点検
判定要素、２２は論理和演算部（ＯＲゲート）である。
ところで、第１図に示す実施例では、点検指令接点８９
点検電源９を除き、他の構成部品は全部デジタル形電圧
差動継電装置を構成するが、その主保護原理は第３図に
示す従来のものと同じで、変流器２−１〜２−ｎの２次
側差動回路に発生する差動電圧をデジタルリレー１３で
検出する。そして主保護リレーの演算はギャップトラン
ス１０を介して得る差動電圧を検出し、監視リレーの演
算はりアクタ−４を介して得る差動電圧を検出するよう
に構成している。母線１の内部事故時には差動電圧が非
常しこ大きくなり、しかも飽和波形となるため、デジタ
ルリレー１３の構成部品を破壊しないように保護回路１
２−１．１２−２が設けられ、また主保護リレー用入力
部にはギャップトランス１０およびコンデンサ１１より
成るフィルターを付加している。
点検電源９を除き、他の構成部品は全部デジタル形電圧
差動継電装置を構成するが、その主保護原理は第３図に
示す従来のものと同じで、変流器２−１〜２−ｎの２次
側差動回路に発生する差動電圧をデジタルリレー１３で
検出する。そして主保護リレーの演算はギャップトラン
ス１０を介して得る差動電圧を検出し、監視リレーの演
算はりアクタ−４を介して得る差動電圧を検出するよう
に構成している。母線１の内部事故時には差動電圧が非
常しこ大きくなり、しかも飽和波形となるため、デジタ
ルリレー１３の構成部品を破壊しないように保護回路１
２−１．１２−２が設けられ、また主保護リレー用入力
部にはギャップトランス１０およびコンデンサ１１より
成るフィルターを付加している。
デジタルリレー１３はフィルター１４−１．１４−２を
介して導入した差動電圧をサンプルホールド器１５−１
．１５−２により一定時間間隔でサンプリングしたのち
保持し、マルチプレクサ−１６で入力チャンネルを順次
切替えて、主保護回路入力および監視回路入力の各相分
を時分割的にＡ／Ｄ変換器１７に導入する。
介して導入した差動電圧をサンプルホールド器１５−１
．１５−２により一定時間間隔でサンプリングしたのち
保持し、マルチプレクサ−１６で入力チャンネルを順次
切替えて、主保護回路入力および監視回路入力の各相分
を時分割的にＡ／Ｄ変換器１７に導入する。
Ａ／Ｄ変換器１７はアナログ量をデジタル量に変換し、
このデジタル量はメモリー１９に記憶される。一方Ｃ，
Ｐ Ｕ １８は前もってメモリー１９に記憶さ九でいる
プログラムに従い差動電圧の振幅値を演算し、母線内部
事故検出または変流器２次回路異常検出を行なうもので
ある。
このデジタル量はメモリー１９に記憶される。一方Ｃ，
Ｐ Ｕ １８は前もってメモリー１９に記憶さ九でいる
プログラムに従い差動電圧の振幅値を演算し、母線内部
事故検出または変流器２次回路異常検出を行なうもので
ある。
以上のように構成されたデジタル形電圧差動継電方式に
おいて、変流器２次回路を含む全構成部品の点検を高精
度かつ簡単に実施し、低コストとするために本装置では
以下に説明する点検判定方式としている。
おいて、変流器２次回路を含む全構成部品の点検を高精
度かつ簡単に実施し、低コストとするために本装置では
以下に説明する点検判定方式としている。
点検入力は従来と同じように抵抗５−１．５−２を介し
て差動回路へ印加され、点検判定はデジタルリレーで行
なわれるようにする。すなわち点検時は点検指令接点８
を閉成し、点検電圧を抵抗５−１゜５−２を介してデジ
タルリレー１３のフィルター１４−１．１４−２に印加
し、ＣＰ０１８で点検判定演算を実施するものであり、
点検判定演算の要領を第２図に示す。第２図において、
第１点検判定要素２０は主保護回路の点検判定を行なう
ものであり、フィルター１４−２側より点検入力を受け
、第２点検判定要素２１は監視リレー回路の点検判定を
行なうものであり、フィルター１４−１側より点検入力
をうける。なお、第１図では一相分のみを示しているが
、変流器２次回路以降サンプルホールド器１５−１．１
５−２までは全て三相分を有しマルチプレクサ−１６で
時分割多重となっている。第２図に示す判定式において
、Ｖａｌ。
て差動回路へ印加され、点検判定はデジタルリレーで行
なわれるようにする。すなわち点検時は点検指令接点８
を閉成し、点検電圧を抵抗５−１゜５−２を介してデジ
タルリレー１３のフィルター１４−１．１４−２に印加
し、ＣＰ０１８で点検判定演算を実施するものであり、
点検判定演算の要領を第２図に示す。第２図において、
第１点検判定要素２０は主保護回路の点検判定を行なう
ものであり、フィルター１４−２側より点検入力を受け
、第２点検判定要素２１は監視リレー回路の点検判定を
行なうものであり、フィルター１４−１側より点検入力
をうける。なお、第１図では一相分のみを示しているが
、変流器２次回路以降サンプルホールド器１５−１．１
５−２までは全て三相分を有しマルチプレクサ−１６で
時分割多重となっている。第２図に示す判定式において
、Ｖａｌ。
ｖｂ工、Ｖｃ工は各々主保護回路側の各相フイルタ−１
４−２ニ入力すれる各相電圧、Ｖａ２．Ｖｂ２゜ｖｃ２
は各々監視リレー側の各相フイルタ−１４−１に入力さ
れる各相電圧、Ｋ工、に２は定数である。
４−２ニ入力すれる各相電圧、Ｖａ２．Ｖｂ２゜ｖｃ２
は各々監視リレー側の各相フイルタ−１４−１に入力さ
れる各相電圧、Ｋ工、に２は定数である。
変流器２−１〜２−ｎの２次側差動回路の電圧は常時は
とんど零であるため、第２図の演算式における電圧Ｖａ
ｔ＋ Ｖｂ□、ＶｃｌおよびＶａｚ、 Ｖｂ、。
とんど零であるため、第２図の演算式における電圧Ｖａ
ｔ＋ Ｖｂ□、ＶｃｌおよびＶａｚ、 Ｖｂ、。
ｖｃ２もほとんど零であるが、若干の誤差電圧が発生す
る可能性があるためこれをみこした値に定数に１． Ｋ
２を設定しておくのである。この状態で点検を実施すれ
ば、点検電源電圧に比例した電圧がフィルター１４−１
．１４−２に印加されることになり、点検電源を単相と
して、三相同時に入力印加すれば、回路正常の場合は、
Ｖａ□＝ｖｂ工＝Ｖｃ、、Ｖａ２＝Ｖｂ２＝Ｖｃ２であ
るため、第１点検判定要素２０および第２点検判定要素
２１共に不動作であるが、回路のいずれかに異常がある
と、各相電圧値の相間バランスがくずれて第１点検判定
要素２０および第２点検判定要素２１が動作し点検異常
が検出される。
る可能性があるためこれをみこした値に定数に１． Ｋ
２を設定しておくのである。この状態で点検を実施すれ
ば、点検電源電圧に比例した電圧がフィルター１４−１
．１４−２に印加されることになり、点検電源を単相と
して、三相同時に入力印加すれば、回路正常の場合は、
Ｖａ□＝ｖｂ工＝Ｖｃ、、Ｖａ２＝Ｖｂ２＝Ｖｃ２であ
るため、第１点検判定要素２０および第２点検判定要素
２１共に不動作であるが、回路のいずれかに異常がある
と、各相電圧値の相間バランスがくずれて第１点検判定
要素２０および第２点検判定要素２１が動作し点検異常
が検出される。
このようにこの実施例では、二相以上から成る差動回路
の各相に単相点検模擬入力を全相同時に印加し、各相出
力の不平衡を検出するようにしたため、各相毎の点検入
力レベルを検出する方法で問題になる点検電源電圧変動
の影響がなくなる。
の各相に単相点検模擬入力を全相同時に印加し、各相出
力の不平衡を検出するようにしたため、各相毎の点検入
力レベルを検出する方法で問題になる点検電源電圧変動
の影響がなくなる。
これにより、点検精度の向上をはかることができ。
なた点検電圧を主継電器の検出レベル以下としても良く
、その結果点検電源容量の軽減につながるものである。
、その結果点検電源容量の軽減につながるものである。
なお、上記実施例では第２図に示す判定式を三相一括と
しているが、Ｖａニーｖｂニーに□〉ＯとＶａミニ−ｃ
ｒ、 Ｋ −＞ Ｏのように分割しても良いし、第
１点検判定要素２０と第２点検判定要素２１の演算を一
括してｌ ２ＶａニーＶ ｂ 、 −Ｖ ｃ工１＋ｌ
２ Ｖ ａ ２−Ｖ ｂ ｚ−Ｖ ｃ ２１ Ｋ ＞
Ｏ（Ｋは定数）としても良い。
しているが、Ｖａニーｖｂニーに□〉ＯとＶａミニ−ｃ
ｒ、 Ｋ −＞ Ｏのように分割しても良いし、第
１点検判定要素２０と第２点検判定要素２１の演算を一
括してｌ ２ＶａニーＶ ｂ 、 −Ｖ ｃ工１＋ｌ
２ Ｖ ａ ２−Ｖ ｂ ｚ−Ｖ ｃ ２１ Ｋ ＞
Ｏ（Ｋは定数）としても良い。
また第１図の構成を電圧差動回路の例としているが、二
相以上の回路で、各回路構成が同一で、各回路の電圧が
常時零または各回路の電圧値が同一であれば、上記実施
例と同様の点検判定方式を採用することができる。
相以上の回路で、各回路構成が同一で、各回路の電圧が
常時零または各回路の電圧値が同一であれば、上記実施
例と同様の点検判定方式を採用することができる。
［発明の効果］
以上のようにこの発明によれば、常時はほとんど電圧が
零である二相以上の差動回路に単相点検用模擬電圧を三
相同時に印加し被点検回路の末端に設けられた点検判定
要素で各相間の点検入力アンバランスを検出するように
構成したので、点検電源電圧変動の影響がなくなり、各
相に印加する点検電圧も小さくすることができるため、
点検精度の向上、点検電源容量の軽減、点検回路構成部
品の小形化等をはかれる効果がある。
零である二相以上の差動回路に単相点検用模擬電圧を三
相同時に印加し被点検回路の末端に設けられた点検判定
要素で各相間の点検入力アンバランスを検出するように
構成したので、点検電源電圧変動の影響がなくなり、各
相に印加する点検電圧も小さくすることができるため、
点検精度の向上、点検電源容量の軽減、点検回路構成部
品の小形化等をはかれる効果がある。
第１図はこの発明の一実施例によるデジタル形電圧差動
継電装置における点検装置の電気回路図、第２図はこの
発明の一実施例による点検判定要領を説明するためのブ
ロック図であり、第３図は従来の電圧差動継電装置にお
ける点検装置の電気回路図である。 図において、１−母線、２−１．２−２．２−ｎ−変流
器、３−バリスター、４−リアクター、５−１゜５−２
−抵抗、８−点検指令接点、９−点検電源、１０−ギャ
ップトランス、１１−コンデンサ。 １２−１．１２−２−一保護回路、１３・−デジタルリ
レー、１４−１．１４−２− フィルター、１５−１
。 １５−２−サンプルホールド器、１６−マルチプレクサ
−１１７−・Ａ、／Ｄ変換器、１８−ＣＰＵ。 １９−メモリー、２〇−第１点検判定要素、２１−第２
点検判定要素、２２−論理和演算部。 なお、図中、同一符号は同一、又は相当部分を示す。
継電装置における点検装置の電気回路図、第２図はこの
発明の一実施例による点検判定要領を説明するためのブ
ロック図であり、第３図は従来の電圧差動継電装置にお
ける点検装置の電気回路図である。 図において、１−母線、２−１．２−２．２−ｎ−変流
器、３−バリスター、４−リアクター、５−１゜５−２
−抵抗、８−点検指令接点、９−点検電源、１０−ギャ
ップトランス、１１−コンデンサ。 １２−１．１２−２−一保護回路、１３・−デジタルリ
レー、１４−１．１４−２− フィルター、１５−１
。 １５−２−サンプルホールド器、１６−マルチプレクサ
−１１７−・Ａ、／Ｄ変換器、１８−ＣＰＵ。 １９−メモリー、２〇−第１点検判定要素、２１−第２
点検判定要素、２２−論理和演算部。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- 母線に接続された全回線の変成器２次電源をベクトル合
成して成る二相以上の差動回路に全相同時に単相点検用
模擬入力を印加する手段をそなえるとともに、上記差動
回路の各々に接続され上記の各差動回路に発生する出力
レベルを検出する差動継電器をそなえ、これら二相以上
の差動継電器を構成する回路の末端に発生する各出力レ
ベルの不平衡を検出する手段が設けられたことを特徴と
する、点検装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61195953A JPS6352623A (ja) | 1986-08-21 | 1986-08-21 | 点検装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61195953A JPS6352623A (ja) | 1986-08-21 | 1986-08-21 | 点検装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6352623A true JPS6352623A (ja) | 1988-03-05 |
Family
ID=16349720
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61195953A Pending JPS6352623A (ja) | 1986-08-21 | 1986-08-21 | 点検装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6352623A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5457642A (en) * | 1977-10-18 | 1979-05-09 | Mitsubishi Electric Corp | Bus-bars protection system inspection device |
-
1986
- 1986-08-21 JP JP61195953A patent/JPS6352623A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5457642A (en) * | 1977-10-18 | 1979-05-09 | Mitsubishi Electric Corp | Bus-bars protection system inspection device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4366474A (en) | Identification of electric power network phases experiencing disturbances | |
| US6034592A (en) | Process for producing signals identifying faulty loops in a polyphase electrical power supply network | |
| KR100425417B1 (ko) | 전력 계통의 선간 단락 고장 지점 검출 방법 | |
| EP0020073B1 (en) | Common suspension multi-line grounding protective relay | |
| JP2010060329A (ja) | 電路及び電気機器の漏洩電流測定装置及び方法 | |
| JPH0643196A (ja) | 低圧電路における絶縁監視方式 | |
| JPH0450672A (ja) | 平行２回線電力系統用事故点標定方式 | |
| US2864037A (en) | Fault detector for polyphase circuits | |
| JPH09304468A (ja) | 平行２回線系統の故障点標定方法 | |
| JPH02105073A (ja) | 配電線人工地絡試験装置 | |
| JPS61170222A (ja) | デイジタル保護継電器における入力部点検回路 | |
| JP2777266B2 (ja) | 比率差動継電装置 | |
| JPS63228082A (ja) | 酸化亜鉛形避雷器の劣化診断方法 | |
| JPS6341285B2 (ja) | ||
| JP2520714B2 (ja) | ディジタル型保護継電装置の入力回路の点検監視方式 | |
| JPH04223280A (ja) | 電力ケーブルの事故区間検出方法 | |
| JPS62264586A (ja) | シ−ス保護用アレスタの劣化検出方法 | |
| JPS6285630A (ja) | 零相監視回路 | |
| JPH01160313A (ja) | 保護継電器 | |
| Henville | Digital relay reports verify power system models | |
| SU1746331A1 (ru) | Способ контрол сопротивлени междуфазной изол ции обмоток трехфазной электрической машины и устройство дл его осуществлени | |
| JPH04140016A (ja) | 地絡故障点標定方法及び装置、地絡距離リレー | |
| JPH0342584A (ja) | 電力系統の絶縁劣化判定システム | |
| JPH0546767B2 (ja) | ||
| JPH03214075A (ja) | 電力系統用事故点標定装置 |