JPS635421A - 割込みタイミング制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 共通バスを介して上位装置と結合して動作する磁気ディ
スク制御装置が書込みデータ又は読出しデータを転送す
るため、上位装置に割込み信号を送出して再結合を計る
時、上位装置の応答速度が上位装置の状況により変動し
、且つその平均応答速度も機種により異なる場合、磁気
ディスク制御装置が適切な割込みタイミングを決定する
ことを可能とする。

〔産業上の利用分野〕

本発明は割込み応答速度が変動し、且つその平均応答速
度が夫々異なる上位装置に共通バスを介して接続される
磁気ディスク装置に係り、特に−度選択された上位装置
に再結合してデータ転送を行う際の、上位装置に対する
最適な割込みタイミングを決定する割込みタイミング制
御方式に関する。

近年、小型で大容量のハードディスク装置は、オフィス
コンピュータの如き小型コンピュータにも、要求される
ようになってきた。これに伴い小規模情報処理システム
の共通インタフ丹−スとして、Ｓ　ＣＳ　Ｉ　（Ｓｍａ
ｌｌ　Ｃｏｍｐｕｔｅｒ　Ｓｙｓｔｅｍ　Ｉｎｔｅｒｆ
ａｃｅ）等の自由度の高いインタフェースが一般化して
きた。

即ち、ＳＣ３Ｉにおいては、複数のコンピュータと共通
バスで接続された入出力装置が、どのコンピュータから
も選択されてデータの送受を行うことが可能である。

従って、このようなインタフェースに接続される磁気デ
ィスク制御装置は、多種多様な上位装置に接続可能であ
ることと、共通バスであるために共通バスの占有率を可
能な限り低くすることが要求されている。

ところで、磁気ディスク制御装置においては、磁気ディ
スク装置と書込み又は読出しデータの転送を行うため、
−度選択されて結合した上位装置に対し、磁気ディスク
装置のセットアツプ完了により、割込み信号を送出して
再結合する。

しかし、共通バスの制御を専用のプロセッサで行わない
小規模な上位装置では、磁気ディスク制御装置の割込み
信号送出に対して応答時間が変動する。従って、この割
込み信号送出を、特別な手段を具備することなく、上位
装置に適したタイミングで実施出来れば、共通バス上で
あらゆる装置の組み合わせに効率良く対応出来るため、
融通性の高いシステムを容易に構成することが可能であ
る。

従って、この割込みタイミングを割込み応答速度が状況
により変動し、且つその平均応答速度が夫々異なる上位
装置に対し最適値に設定する必要がある。

〔従来の技術〕

従来の磁気ディスク制御装置では、上位装置から指定さ
れた磁気ディスク装置のヘッドを、所定のトラックに位
置付けするシーク動作を完了すると、再度同一の上位装
置に再結合するため、割込み信号を送出するが、この割
込みタイミングは、固定若しくは上位装置から指定可能
であった。

〔発明が解決しようとする問題点〕

割込みタイミングが固定の場合は、接続される上位装置
は一種類であり、該上位装置の応答速度の変動を考慮し
たタイミングであるため、種々の平均応答速度を持つ上
位装置に結合する時には、平均応答速度の一番遅い上位
装置を基準とした固定値にするのが一般的である。

従って、平均応答速度の速い上位装置と接続した時も、
共通バスの使用効率が平均応答速度の遅い上位装置と同
等となり、性能の向上が望めないという問題がある。

若し、この割込みタイミングを指定可能とするには、上
位装置には磁気ディスク制御装置に対して、最適タイミ
ングを通知する手段を持ち、且つ、磁気ディスク制？Ｉ
ｌ装置には、その通知に従ってタイミングを変更する手
段を持つ必要がある。このような手段を持たない小規模
な上位装置と、これに接続される小型磁気ディスク制御
装置では、共に上記手段を新たに付加しなければ使用出
来ないという問題がある。

上位装置から指定可能の場合は、応答速度が状況により
変動し、且つその平均応答速度が種々の値を持つ上位装
置に接続しても、上位装置側で最適な割込みタイミング
を決定することが可能であるが、上位装置及び磁気ディ
スク制御装置双方に、上記と同様にタイミング設定手段
が具備されており、高価となるという問題がある。

〔問題点を解決するための手段〕

第１図は本発明の原理ブロック図である。

複数の上位装置１〜３はＳＣ３Ｉ等のインタフェースを
持つ共通バス１１を経て、磁気ディスク制御装置４及び
入出力制御装置５，６と接続される。この入出力制御装
置５．６は磁気ディスク制御装置でも良いし、他の入出
力装置を制御する制御装置でも良い。

磁気ディスク制御装置４にはバス１２を経て磁気ディス
ク装置９．１０が接続され、例えば上位装置１から磁気
ディスク制御装置４が、磁気ディスク装置９に対するデ
ータの書込み／続出し命令を受けると、制御手段７は磁
気ディスク装置９の指示されたトラックに、ヘッドを位
置付けさせるため、−旦共通バス１１との結合を解き、
ヘッドの位置付けが終了すると、上位装置１に対し初期
設定されたタイミングで共通バス１１を経て割込み信号
の送出を行う。

計数手段８は磁気ディスク装置９，１０から送出される
インデックス信号とセクタ信号とにより、セクタ数を計
数しており、制御手段７はこの計数手段８の計数値から
、データの書込み／読出しを行う目的セクタまでの時間
を計算し、このセクタにヘッドが到達する前の一定タイ
ミングで、即ち初期設定タイミングで上記の如く上位装
置１に割込みを行う。

上位装置１が応答した時点において、制御手段７は上位
装置毎に再結合回数を計数すると共に、タイミングの検
証を行い、タイミングの良否を判定して再結合回数と共
に記録する。そして、この記録に基づき不良率を計数し
て閾値と比較し、閾値をこえると、上記初期設定タイミ
ングを補正する構成とする。

〔作用〕

上記構成とすることで、制御手段７は計数手段８の計数
値に基づき送出した割込みタイミングに対する上位装置
の′応答速度の変動により、磁気ディスクの回転待ちの
発生率と、余裕のありすぎる状態の発生率とを検出する
ことが可能となるため、この発生率を一定値以下に制御
して性能低下を防止することが出来る。

〔実施例〕

第２図は本発明の一実施例を示す回路のブロック図で、
第１図磁気ディスク制御装置４の詳細ブロック図である
。

共通バス１１を経て上位装置から命令やデータが送られ
て来る。マイクロプロセッサ２４はＲＯＭ２５に格納さ
れているプログラムを読出して動作し、ホストインタフ
ェース制御回路２２を制御して、命令を取り込んで解析
し、データの書込みであれば、ホストインタフェース制
御回路２２からデータを切替回路１８と１９に送出させ
る。

バッファ１６又は１７はバッファ制御回路１５の制御に
より、このデータを切替回路１８を経てバッファ１６に
、又は切替回路１９を経てバッファ１７に格納する。

マイクロプロセッサ２４はフォーマット制御回路２３を
制御して、切替回路２０又は２１を経てバッファ１６又
は１７に格納されたデータを続出させ、このデータに位
置情報、シンクバイト、ＥＣＣ等を付加して端子Ａから
磁気ディスク装置に送出する。

マイクロプロセッサ２４は命令が読出しであれば、磁気
ディスク装置から端子Ａを経て入るデータを、フォーマ
ット制御回路２３を制御して、切替回路２０又は２１を
経てバッファ１６又は１７に格納させる。そして、ホス
トインタフェース制御回路２２を制御して、切替回路１
８又は１９を経てバッファ１６又は１７に格納されたデ
ータを共通バス１１に送出させる。

カウンタ２７，２８は第１図に示すバス１２に接続され
る磁気ディスク装置９，１０に夫々対応して接続され、
カウンタ２７は端子Ｂから入るセクタパルスを計数し、
インデックスパルスによりリセットされることにより、
ヘッドが現在位置しているセクタをマイクロプロセッサ
２４に認識させる。又カウンタ２８は端子Ｃから入るセ
クタパルスを計数し、インデックスパルスによりリセッ
トされることで、ヘッドの現在位置するセクタをマイク
ロプロセッサ２４に認識させる。

マイクロプロセッサ２４は選択した磁気ディスり装置に
対応するカウンタ２７又は２８の８＋数（直から、デー
タの書込み／読出しを行うセクタを検出し、フォーマッ
ト制御回路２３に上記の如くデータの送受を行わせる。

マイクロプロセッサ２４はデータの書込み／読出しを指
示されると、指定された磁気ディスク装置のトラックに
ヘッドを位置付けするため、前記の如く一旦共通バス１
１を切り離し、へ・ノド位置付は完了により、再度同一
上位装置に割り込み信号を送出して、再結合を行うが、
この割り込みタイミングはＲＡＭ２６に各上位装置と各
磁気ディスク装置毎に格納される。

第３図は再結合時の共通バス上の状態を説明する図であ
る。

本例は共通バス１１を５Ｃ３Ｉとし、上位装置から１セ
クタの書込み命令が発行された場合を示す。

マイクロプロセッサ２４はＲＡ、Ｍ２Ｓ内のテーブルを
参照して、命令を発行した上位装置と、指定された磁気
ディスク装置に対応する割込みタイミングをセクタ数で
取り出す。

データを書込むセクタを第３図の番号Ｏで示す位置とし
、指定の磁気ディスク装置がカウンタ２７に対応するも
のとすれば、マイクロプロセ・ノサ２４は前記割込みタ
イミングのセクタ数をＯから引算し、この引算した値が
例えば−６となったとすると、カウンタ２７の計数値が
■に示す如く−６のセクタ番号を計数した時、割込み信
号を共通バス１１に送出させる。

即ち、上位装置からデータを書込むセクタ番号番号を例
えば４１と指定されたとすると、カウンタ２７が３５　
（４１−６＝３５）番のセクタを計数した時、ホストイ
ンタフェース制御回路２２を起動して、共通バス１１を
獲得し、続いて１バイトのメツセージデータを転送する
ため、共通バス１１にリクエスト信号を送出させる。

この１バイトのメツセージデータは磁気ディスク制御装
置に接続された複数の磁気ディスク装置の内、どの磁気
ディスク装置からの再結合要求であるかを示す。

上位装置がこの１バイトのメツセージデータを受理して
応答する時間は、上位装置のプロセッサによる処理が介
入するため、プログラム構造により異なり、特に共通バ
ス１１の制御を専用のプロセッサで行わず、ホストプロ
セッサで行うような、小規模な上位装置の場合、再結合
要求をホストプロセッサが受付られる状態になる迄、メ
ツセージの受は渡しが開始されず、応答時間がホストプ
ロセッサの状態に左右される。　　− ■〜■のａは再結合を行うために、ホストインタフェー
ス制御回路２２を起動し、共通バス１１の使用権を得る
のに要する時間、ｂは上位装置のホストプロセッサが再
結合割込みを受付るまでの待ち時間、Ｃはホストプロセ
ッサによるメツセージの受領に要する時間、ｄは目的と
するセクタ０にライトすべきデータをマイクロプロセッ
サ２４がバッファ１６又は１７に格納するのに要する時
間を夫々示す。

時間すはホストプロセッサの状態により、常に変動する
が時間Ｃはホストプロセ・ノサの処理速度のみに依存す
るため、同一の上位装置であれば常に一定である。

第３図■は最も共通バス１１の使用効率が良い状態を示
し、番号−１でバッファ１６又は１７にデータが格納さ
れ、番号Ｏでフォーマット制御回路２３により、磁気デ
ィスク装置の目的セクタに、このデータが書込まれるこ
とを示す。

第３図■は前記の如（ホストプロセッサの状態で変動す
る時間すが長くなった場合を示し、割込みタイミングが
■と同じならば、バ・ノファ１６又は１７にデータを格
納した時、既にヘッドは磁気ディスク装置の目的セクタ
を通り過ぎており、磁気ディスクの回転待ちが発生する
状態を示す。

第３図■は■の状態を改善するため、割込みタイミング
を必要とするセクタ数だけ補正した場合を示す。

第３図■は■の如く補正した後、次の再結合の際、時間
すが短縮された場合を示し、この時は共通バス１１の使
用効率が低下する。即ち３セクタ分余分に共通バス１１
を占有することとなる。

ここで、マイクロプロセッサ２４はデータの受領が完了
すると、カウンタ２７の値を読出して割込みタイミング
を検証し、磁気ディスクの回転待ちが発生した■の状態
と、割込みタイミングに充分な余裕のある■の状態の発
生回数と、再結合を行った回数とを計数する。そして、
この計数結果をＲＡＭ２６に上位装置毎に記録する動作
を行う。

マイクロプロセッサ２４はこの記録が完了すると、現時
点での回転待ち発生率と、余裕のあった状態の発生率を
算出し、予め定められた閾値と比較する。そして、閾値
を越えた場合、割込みタイミングを例えば１セクタ分ず
つ補正する。即ち、補正量は＋１又は−１である。

このような操作を繰り返すことにより、応答時間が大き
く変動する上位装置に対し、回転待ち発生率を閾値以下
にすることが可能となり、又余裕のありすぎる状態の補
正により、再結合のタイミングが不必要に速くなること
も防止出来る。又更に応答時間の変動しない上位装置に
対しては、割込みタイミングが常に最適状態に設定され
る。

第２図の実施例はバッファ１６と１７を使用するダブル
バッファ構成としたが、シングルバッファ構成でも、バ
ッファ無しでも良い。

又カウンタ２７．２８はセクタパルスを利用しているが
、バイトクロツタでも良い。

〔発明の効果〕

以上説明した如く、本発明は応答速度が変動する上位装
置と結合する磁気ディスク制御装置において、割込みタ
イミング設定手段を設ける必要が無く、回転待ちや余裕
のありすぎる状態の発生率を閾値以下にすることが可能
で、共通バスの使用効率を向上させるため、平均応答速
度が夫々異なる上位装置と結合しても性能低下を防止出
来る。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、 第２図は本発明の一実施例を示す回路のブロック図、 第３図は再結合時の共通バス上の状態を説明する図であ
る。 図において、 １〜３は上位装置、 ４は磁気ディスク制御装置、 ５．６は入出力制御装置、７は制御手段、８は計数手段
、　　　　９，１０は磁気ディスク装置、１５はバッフ
ァ制御回路、１６．１７はバッファ、１８〜２１は切替
回路、 ２２はホストインタフェース制御回路、２３はフォーマ
ント制御回路、 ２４はマイクロプロセッサ、 ２５はＲＯＭ、　　　　　　　２６はＲＡＭ、２７　、
２８はカウンタである。 台　○　■　［相］　■ 紗

Claims (1)

1. 【特許請求の範囲】 単数又は複数の割込み信号に対する応答速度が変動する
   上位装置（１〜３）の一つと共通バスを介して論理的に
   結合して動作する磁気ディスク制御装置（４）において
   、 初期設定された割込みタイミングで割込み信号を上位装
   置に送出させ、上位装置からの応答時間を検出して、該
   割込みタイミングの良否を判定して記録させ、該記録か
   ら磁気ディスクの回転待ち発生率と余裕のありすぎる状
   態の発生率とを求める制御手段（７）と 磁気ディスク装置から入るヘッドの位置を示す信号を計
   数する計数手段（８）とを設け、 該計数手段（８）の計数値から算出される前記初期設定
   された割込みタイミングで上位装置に割込み信号を送出
   し、応答時間の長短に応じて発生する磁気ディスクの回
   転待ち発生率と、余裕のありすぎる状態の発生率とを求
   め、予め定めた閾値を越えた場合、前記初期設定された
   割込みタイミングを補正する動作を繰り返すことを特徴
   とする割込みタイミング制御方式。