JPS635454A - バス使用要求制御回路 - Google Patents

バス使用要求制御回路

Info

Publication number
JPS635454A
JPS635454A JP15031386A JP15031386A JPS635454A JP S635454 A JPS635454 A JP S635454A JP 15031386 A JP15031386 A JP 15031386A JP 15031386 A JP15031386 A JP 15031386A JP S635454 A JPS635454 A JP S635454A
Authority
JP
Japan
Prior art keywords
bus
value
counter
register
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP15031386A
Other languages
English (en)
Other versions
JPH0523451B2 (ja
Inventor
Tetsuo Kudo
工藤 哲郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP15031386A priority Critical patent/JPS635454A/ja
Publication of JPS635454A publication Critical patent/JPS635454A/ja
Publication of JPH0523451B2 publication Critical patent/JPH0523451B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 共通バスにより結合された複数のモジュール又は装置に
おいて、瞬間的なバス使用権獲得の競合により、モジュ
ールや装置の共通バス使用率低下を防止するため、瞬間
的なバス使用要求の抑圧を後で回復するようにして、所
定の期間に所定の回数共通バスの使用を可能とし、デー
タ転送速度を維持する。
〔産業上の利用分野〕
本発明は共通バス構造を持つ情報処理装置又は情報処理
システムに係り、特に共通バスに結合しているモジュー
ル又は装置間で、データの送受信を行う際に送出される
共通バスの使用要求信号の送出時間を状況に応じて制御
し、必要とされるバス使用率を確保するバス使用要求制
御方式に関する。
近年、情報処理装置や情報処理システムに対する装置の
拡張性や保守性の向上が求められ、複数のモジュール又
は装置を共通バスに結合させ、こ゛の共通バスを経てデ
ータの転送を行うことで、任意のモジュール又は装置間
で結合性の高い装置或いはシステムを実現する手段が用
いられている。
このモジュール又は装置間でデータの転送を行う場合、
共通バス上に複数のデータを同時に送出することは出来
ないため、時分割で共通バスを使用することとなるが、
この場合共通バスの使用権を得たモジュール又は装置が
データの送出を行う。
ところで、このバス使用権の獲得の仕方によっては、特
定のモジュール又は装置のデータ送出が、所定の時間内
に送出出来ないことが発生するが、この遅延が発生する
ことで装置又はシステムの機能が低下するものがある。
例えば、石■気ディスク装置においては、データ転送速
度は磁気ディスクの回転に依存しており、バンファで多
少の遅延は吸収しても、所定の時間内に所定のデータ量
が転送出来ないと、ディスクの回転待ちが頻発して機能
が低下する。
従って、各モジュール又は装置が目的のデータ量を定め
られた時間内に転送可能とするバス使用要求手段が必要
とされる。
〔従来の技術〕
複数のモジュニル又は装置が時分割的に共通バスを使用
する手段として、各モジュール又は装置がバス使用要求
を発生させ、定められた優先順位に基づきバス使用権を
獲得する手段があるが、この手段では優先順位の低いモ
ジュールや装置は、バス使用権が後回しとなり、必要と
されるデータ転送速度を確保出来ない。
従って、所定の期間に所定の回数バス使用権を獲得する
手段として、常に一定の間隔でバス使用要求を発生する
ものがある。
第4図は従来の技術を説明するブロック図である。
複数のモジュール1〜3が共通バス8に接続され、相互
に結合する相手とデータ転送を行う。この場合、例えば
モジュール1は常に一定の間隔でバス使用要求回路5か
ら、バス使用許可回路4に共通バス8の使用権を獲得す
るため、バス使用要求信号を送出し、バス使用許可回路
4からバス使用許可信号を得ると、共通バス8を占有し
、例えばモジュール2と結合してデータ転送を行う。
又モジュール2や3がデータ転送をする場合は、同様に
ハス使用要求回路6又は7を一定間隔で起動し、バス使
用許可回路4にハス使用要求信号を送出する。
〔発明が解決しようとする問題点〕
任意の繰り返し周期でのみバス使用要求を発生する方法
では、モジュールの数が多く、バス使用要求が輻歓して
瞬間的に競合が発生し、バス使用権が成る期間獲得出来
ない場合には、最終的に一定期間内に目的とする回数分
のバス使用が出来ず、必要とするデータ転送速度を維持
出来ないという問題がある。
本発明はこのような問題点に鑑み、バス使用要求回路が
瞬間的に獲得出来なかったバス使用権を後で取り返しな
がら、最終的には所定の時間内に所定の回数の共通バス
使用権を得るように、バス使用許可信号の受信状態に応
じて、バス使用要求信号の送出時間を長くし、バス使用
許可回路に対する要求度を高くすることを目的としてい
る。
〔問題点を解決するための手段〕
第1図は本発明の原理ブロック図である。
レジスタIOには共通バスの使用率を指定する値が格納
され、この値は動作開始時にマルチプレフサ12を経て
カウンタ13に格納される。カウンタ13はこの使用率
を指定する値を基準として、動作サイクル毎にカウント
アツプし、バス使用許可信号が来ると、演算回路11の
値をマルチプレクサ12を経て格納し、以後は演算回路
11から格納される値を基準として、動作サイクル毎に
カウントアツプする。
演算回路11はカウンタ13の値からレジスタ10の値
を引算し、この引算値をマルチプレクサ12を経てカウ
ンタ13に送出する。比較回路14はカウンタ13の値
とレジスタ10の値とを比較し、カウンタ13の値がレ
ジスタ10の値に等しいか、大きい場合にバス使用要求
信号を送出する構成とする。
〔作用〕
上記構成とすることにより、比較回路14はカウンタ1
3が示すバス使用許可信号の受信状態に応じて、バス使
用許可信号の受信が遅れる程、継続時間の長いバス使用
要求信号を送出することが可能で、バス使用許可回路に
対する要求度を高くすることが出来る。
〔実施例〕
第2図は本発明の一実施例を示す回路のブロック図で、
第3図は第2図の動作を説明するタイムチャートである
。
第3図は4サイクルに1回のバス使用を必要とする例を
示し、第3図(a)はバス使用要求の待ちが2サイクル
以下の場合で、第3図(b)は6サイクルの待ちが発生
した場合を示す。
図示省略したモジュールの制御回路からバス使用起動信
号が第3図に示す如く、■サイクル目に立上り検出回路
15とカウンタ13のC端子に入り、カウンタ13のク
リアは解除され、立上り検出回路15はOR回路16を
経てカウンタロード信号を、第3図に示す如く、カウン
タ13のL端子に入力する。
本実施例は4サイクルに1回のバス使用を必要とするた
め、レジスタ10には(3)が第3図レジスタ値に示す
如く格納されている。マルチプレクサ12はこのレジス
タ10の値(3)をカウンタ13に送出し、■に示す如
く2サイクル目にカウンタ13に(3)をロードする。
比較回路14はレジスタlOの値とカウンタ13の値を
比較し、カウンタ13の値がレジスタ10の値と等しい
か、カウンタ13の値が大きい時、バス使用要求信号を
送出するため、第3図(a)に示す如く■サイクル目に
バス使用要求信号を送出する。
このバス使用要求信号に対し、バス使用許可信号がOR
回路16を経て第3図(alに示す如く、■サイクル目
に来ない場合、カウンタ13は■サイクル目にカウント
アツプして(4)となる。従って比較回路14はバス使
用要求信号をmVtして■サイクル目も送出する。
■サイクル目にバス使用許可信号がOR回路16を経て
カウンタロード信号としてカウンタ13に入った時、マ
ルチプレクサ12は演算回路11の出力をカウンタ13
に送出している。
従って、カウンタ13は■サイクル目に、演算回路11
が送出するカウンタ13の値(4)からレジスタ10の
値(3)を引いた値(1)をロードする。
従って、■サイクル目に比較回路14はバス使用要求信
号の送出を停止する。
■サイクル目はカウンタ13のイ直は(2)であり、比
較回路14はバス使用要求信号を送出しない。
■サイクル目にはカウンタ13のイ直が(3)となるた
め、比較回路14はバス使用要求信号を送出し、この時
バス使用許可信号がOR回路16を経てカウンタ13に
カウンタロード信号として入ると、演算回路11の出力
は(0)となるため、マルチプレクサ12を経てカウン
タ13には(0)が■サイクル目にロードされる。
従って、[相]サイクル目にカウンタ13の値が(3)
となり、又比較回路14はバス使用要求信号を送出する
が、バス使用許可信号が0サイクル白に来るため、比較
回路14は[相]サイクルから@サイクルまでの間バス
使用要求信号を送出し続ける。
0サイクル目ではカウンタ13のイ直は(5)であり、
レジスタ10の値(3)との差(2)が@サイクル目に
ロードされる。従って■サイクル目には又比較回路14
からバス使用要求信号が送出される。
[相]サイクル目にバス使用許可信号が入力すると、モ
ジュールの制御回路は4サイクルの4倍である16サイ
クルの間に、4回のバス使用許可が来たことで、所定の
時間に所定の回数バス使用が出来たと判定し、バス使用
起動信号を停止する。従って、Oサイクル目にカウンタ
13はクリアされて(0)と゛なる。
第3図(b)はバス使用起動信号が入ってから、■サイ
クル目にバス使用許可信号が来た状態を示し、この時の
カウンタ13の値は(9)となっている。
従って、比較回路14は■サイクル目から連続してバス
使用要求信号を送出し続けており、バス、使用許可信号
の4回目が来た時が[相]サイクル目のため、前記同様
に、モジュールの制御回路が所定の時間に所定の回数バ
ス使用が出来たと判定し、バス使用起動信号を停止した
時まで、バス使用要求信号を送出し続けたことを示す。
〔発明の効果〕
以上説明した如く、本発明は所定の時間内に所定の回数
の共通バス使用権を得るように、バス使用許可信号の受
信状態に応じて、バス使用要求信号の送出時間を長くし
て、バス使用許可回路に対する要求度を高くすることが
出来る。
【図面の簡単な説明】
第1図は本発明の原理ブロック図、 第2図は本発明の一実施例を示す回路のブロック図、 第3図は第2図の動作を説明するタイムチャート、第4
図は従来の技術を説明するブロック図である。 図において、 1〜3はモジュール、4はバス使用許可回路、5〜7は
バス使用要求回路、 8は共通バス、   10はレジスタ、11は演算回路
、   12はマルチプレクサ、13はカウンタ、  
 14は比較回路、永久り月/l原千里プロ・97園 第 1 図 木全a月シー賞絶偵・は示す回f洛めフロック図下 2
 図 イχ束/)十多イボ丁t 81t g月オろフ′°ロツ
フ図第 4 図

Claims (1)

  1. 【特許請求の範囲】 共通バスに結合し、バス使用要求信号に対するバス使用
    許可信号を得て相互にデータ転送するモジュール又は装
    置において、 共通バスの使用率を指定する値を格納するレジスタ(1
    0)と、 動作開始時には該レジスタ(10)の値を送出し、以後
    は演算回路(11)が送出する値を送出するマルチプレ
    クサ(12)と、 該マルチプレクサ(12)の送出する値を動作開始時と
    バス使用許可信号が受信される度にロードし、該マルチ
    プレクサ(12)からロードされた値を基準として動作
    サイクル毎にカウントアップするカウンタ(13)と、 該カウンタ(13)の値と前記レジスタ(10)の値と
    を比較し、カウンタ(13)の値がレジスタ(10)の
    値に等しいか大きい時、バス使用要求信号を送出する比
    較回路(14)と、 該カウンタ(13)の値から該レジスタ(10)の値を
    引算してマルチプレクサ(12)に送出する演算回路(
    11)とを設け、 バス使用要求信号に対するバス使用許可信号が遅延する
    程、連続して長くなるバス使用要求信号を送出すること
    を特徴とするバス使用要求制御方式。
JP15031386A 1986-06-26 1986-06-26 バス使用要求制御回路 Granted JPS635454A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15031386A JPS635454A (ja) 1986-06-26 1986-06-26 バス使用要求制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15031386A JPS635454A (ja) 1986-06-26 1986-06-26 バス使用要求制御回路

Publications (2)

Publication Number Publication Date
JPS635454A true JPS635454A (ja) 1988-01-11
JPH0523451B2 JPH0523451B2 (ja) 1993-04-02

Family

ID=15494288

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15031386A Granted JPS635454A (ja) 1986-06-26 1986-06-26 バス使用要求制御回路

Country Status (1)

Country Link
JP (1) JPS635454A (ja)

Also Published As

Publication number Publication date
JPH0523451B2 (ja) 1993-04-02

Similar Documents

Publication Publication Date Title
EP0476990B1 (en) Dynamic bus arbitration
EP0428330A2 (en) Computer interface circuit
US7698485B2 (en) Round-robin bus protocol
JP3057591B2 (ja) マルチプロセッサシステム
US6742064B2 (en) Programmable throttle circuit for each control device of a processing system
EP0353249A1 (en) Parallel networking architecture
US6490293B1 (en) Serial data communication bus system
JPH03263158A (ja) 共通バス調停制御方式
JPH0523451B2 (ja)
JP2699873B2 (ja) バス制御回路
JPH0226904B2 (ja)
JP2677657B2 (ja) バス制御方式
JP2714163B2 (ja) バス制御方式
JPH02150949A (ja) バス接続装置
JPH04308955A (ja) マルチプロセッサ装置
JP2000295114A (ja) データ転送回路
JPH06110831A (ja) データ転送装置
JP3098550B2 (ja) バス制御方式
JPS61138353A (ja) 共通バスの使用権制御方式
JPH05216840A (ja) バス競合分散制御方式
JPH04178754A (ja) 分散アービトレーション装置
JPS6277666A (ja) バツフア回路
JPS63184859A (ja) 共有メモリ転送装置
JPS62216452A (ja) 直列伝送装置
JPH0461387B2 (ja)