JPH0523451B2 - - Google Patents

Info

Publication number
JPH0523451B2
JPH0523451B2 JP15031386A JP15031386A JPH0523451B2 JP H0523451 B2 JPH0523451 B2 JP H0523451B2 JP 15031386 A JP15031386 A JP 15031386A JP 15031386 A JP15031386 A JP 15031386A JP H0523451 B2 JPH0523451 B2 JP H0523451B2
Authority
JP
Japan
Prior art keywords
bus
value
bus use
counter
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP15031386A
Other languages
English (en)
Other versions
JPS635454A (ja
Inventor
Tetsuo Kudo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP15031386A priority Critical patent/JPS635454A/ja
Publication of JPS635454A publication Critical patent/JPS635454A/ja
Publication of JPH0523451B2 publication Critical patent/JPH0523451B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/36Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G06F13/364Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Description

【発明の詳細な説明】 〔概要〕 共通バスにより結合された複数のモジユールに
おいて、瞬間的なバス使用権獲得の競合により、
モジユールの共通バス使用率低下を防止するた
め、抑圧されたバス使用要求を後でバス使用要求
信号を延長することによつて回復するようにし
て、所定の期間に所定の回数共通バスの使用を可
能とし、データ転送速度を維持する。
〔産業上の利用分野〕
本発明は共通バス構造を持つ情報処理装置又は
情報処理システムに係り、特に共通バスに結合し
ているモジユール間で、データの送受信を行う際
に送出される共通バスの使用要求信号の送出時間
を状況に応じて制御し、必要とされるバス使用率
を確保するバス使用要求制御回路に関する。
近年、情報処理装置や情報処理システムに対す
る装置の拡張性や保守性の向上が求められ、複数
のモジユールを共通バスに結合させ、この共通バ
スを経てデータの転送を行うことで、任意のモジ
ユール間で結合性の高い装置或いはシステムを実
現する手段が用いられている。
このモジユール間でデータの転送を行う場合、
共通バス上に複数のデータを同時に送出すること
は出来ないため、時分割で共通バスを使用するこ
ととなるが、この場合共通バスの使用権を得たモ
ジユールがデータの送出を行う。
ところで、このバス使用権の獲得の仕方によつ
ては、特定のモジユールのデータ送出が、所定の
時間内に送出出来ないことが発生するが、この遅
延が発生することで装置又はシステムの機能が低
下するものがある。
例えば、磁気デイスク装置においては、データ
転送速度は磁気デイスクの回転に依存しており、
バツフアで多少の遅延は吸収しても、所定の時間
内に所定のデータ量が転送出来ないと、デイスク
の回転待ちが頻発して機能が低下する。
従つて、各モジユールが目的のデータ量を定め
られた時間内に転送可能とするバス使用要求手段
が必要とされる。
〔従来の技術〕
複数のモジユールが時分割的に共通バスを使用
する手段として、各モジユールがバス使用要求を
発生させ、定められた優先順位に基づきバス使用
権を獲得する手段があるが、この手段では優先順
位の低いモジユールは、バス使用権が後回しとな
り、必要とされるデータ転送速度を確保出来な
い。
従つて、所定の期間に所定の回数バス使用権を
獲得する手段として、常に一定の間隔でバス使用
要求を発生するものがある。
第4図は従来の技術を説明するブロツク図であ
る。
複数のモジユール1〜3が共通バス8に接続さ
れ、相互に結合する相手とデータ転送を行う。こ
の場合、例えばモジユール1は常に一定の間隔で
バス使用要求回路5から、バス使用許可回路4に
共通バス8の使用権を獲得するため、バス使用要
求信号を送出し、バス使用許可回路4からバス使
用許可信号を得ると、共通バス8を占有し、例え
ばモジユール2と結合してデータ転送を行う。
又モジユール2や3がデータ転送をする場合
は、同様にバス使用要求回路6又は7を一定間隔
で起動し、バス使用許可回路4にバス使用要求信
号を送出する。
〔発明が解決しようとする問題点〕
任意の繰り返し周期でのみバス使用要求を発生
する方法では、モジユールの数が多く、バス使用
要求が輻輳して瞬間的に競合が発生し、バス使用
権が或る期間獲得出来ない場合には、最終的に一
定期間内に目的とする回数分のバス使用が出来
ず、必要とするデータ転送速度を維持出来ないと
いう問題がある。
本発明はこのような問題点に鑑み、バス使用要
求回路が瞬間的に獲得出来なかつたバス使用権を
後で取り返しながら、最終的には所定の時間内に
所定の回数の共通バス使用権を得るように、バス
使用許可信号の受信状態に応じて、バス使用要求
信号の送出時間を長くし、バス使用許可回路に対
する要求度を高くすることを目的としている。
〔問題点を解決するための手段〕
第1図は本発明の原理ブロク図である。
レジスタ10には共通バスの使用率を指定する
値が格納され、この値は動作開始時にマルチプレ
クサ12を経てカウンタ13に格納される。カウ
ンタ13はこの使用率を指定する値を基準とし
て、動作サイクル毎にカウントアツプし、バス使
用許可信号が来ると、演算回路11の値をマルチ
プレクサ12を経て格納し、以後は演算回路11
から格納される値を基準として、動作サイクル毎
にカウントアツプする。
演算回路11はカウンタ13の値からレジスタ
10の値を引算し、この引算値をマルチプレクサ
12を経てカウンタ13に送出する。比較回路1
4はカウンタ13の値とレジスタ10の値とを比
較し、カウンタ13の値がレジスタ10の値に等
しいか、大きい場合にバス使用要求信号を送出す
る構成とする。
〔作用〕
上記構成とすることにより、比較回路14はカ
ウンタ13が示すバス使用許可信号の受信状態に
応じて、バス使用許可信号の受信が遅れる程、継
続時間の長いバス使用要求信号を送出することが
可能で、バス使用許可回路に対する要求度を高く
することが出来る。
〔実施例〕
第2図は本発明の一実施例を示す回路のブロツ
ク図で、第3図は第2図の動作を説明するタイム
チヤートである。
第3図は4サイクルに1回のバス使用を必要と
する例を示し、第3図aはバス使用要求の待ちが
2サイクル以下の場合で、第3図bは6サイクル
の待ちが発生した場合を示す。
図示省略したモジユールの制御回路からバス使
用起動信号が第3図に示す如く、サイクル目に
立上り検出回路15とカウンタ13のC端子に入
り、カウンタ13のクリアは解除され、立上り検
出回路15はOR回路16を経てカウンタロード
信号を、第3図に示す如く、カウンタ13のL端
子に入力する。
本実施例は4サイクルに1回のバス使用を必要
とするため、レジスタ10には(3)が第3図レジス
タ値に示示す如く格納されている。マルチプレク
サ12はこのレジスタ10の値(3)をカウンタ13
に送出し、に示す如く2サイクル目にカウンタ
13に(3)をロードする。
比較回路14はレジスタ10の値とカウンタ1
3の値を比較し、カウンタ13の値がレジスタ1
0の値と等しいか、カウンタ13の値が大きい
時、バス使用要求信号を送出するため、第3図a
に示す如くサイクル目にバス使用要求信号を送
出する。
このバス使用要求信号に対し、バス使用許可信
号がOR回路16を経て第3図aに示す如く、
サイクル目に来ない場合、カウンタ13はサイ
クル目にカウントアツプして(4)となる。従つて比
較回路14はバス使用要求信号を継続してサイ
クル目も送出する。
サイクル目でバス使用許可信号がOR回路1
6を経てカウンタロード信号としてカウンタ13
に入つた時、マルチプレクサ12は演算回路11
の出力をカウンタ13に送出している。
従つて、カウンタ13はサイクル目に、演算
回路11が送出するカウンタ13の値(4)からレジ
スタ10の値(3)を引いた値(1)をロードする。
従つて、サイクル目に比較回路14はバス使
用要求信号の送出を停止する。
サイクル目はカウンタ13の値は(2)であり、
比較回路14はバス使用要求信号を送出しない。
サイクル目にはカウンタ13の値が(3)となる
ため、比較回路14はバス使用要求信号を送出
し、この時バス使用許可信号がOR回路16を経
てカウンタ13にカウンタロード信号として入る
と、演算回路11の出力は(0)となるため、マ
ルチプレクサ12を経てカウンタ13には(0)
がサイクル目にロードされる。
従つて、サイクル目にカウンタ13の値が(3)
となり、又比較回路14はバス使用要求信号を送
出するが、バス使用許可信号がサイクル目に来
るため、比較回路14はサイクルからサイク
ルまでの間バス使用要求信号を送出し続ける。
サイクル目ではカウンタ13の値は(5)であ
り、レジスタ10の値(3)との差(2)がサイクル目
にロードされる。従つてサイクル目には又比較
回路14からバス使用要求信号が送出される。
サイクル目にバス使用許可信号が入力する
と、モジユールの制御回路は4サイクルの4倍で
ある16サイクルの間に、4回のバス使用許可が来
たことで、所定の時間に所定の回数バス使用が出
来たと判定し、バス使用起動信号を停止する。従
つて、サイクル目にカウンタ13はクリアされ
て(0)となる。
第3図bはバス使用起動信号が入つてから、
サイクル目にバス使用許可信号が来た状態を示
し、この時のカウンタ13の値は(9)となつてい
る。
従つて、比較回路14はサイクル目から連続
してバス使用要求信号を送出し続けており、バス
使用許可信号の4回目が来た時がサイクル目の
ため、前記同様に、モジユールの制御回路が所定
の時間に所定の回数バス使用が出来たと判定し、
バス使用起動信号を停止した時まで、バス使用要
求信号を送出し続けたことを示す。
〔発明の効果〕
以上説明した如く、本発明は所定の時間内に所
定の回数の共通バス使用権を得るように、バス使
用許可信号の受信状態に応じて、バス使用要求信
号の送出時間を長くして、バス使用許可回路に対
する要求度を高くすることが出来る。
【図面の簡単な説明】
第1図は本発明の原理ブロツク図、第2図は本
発明の一実施例を示す回路のブロツク図、第3図
は第2図の動作を説明するタイムチヤート、第4
図は従来の技術を説明するブロツク図である。 図において、1〜3はモジユール、4はバス使
用許可回路、5〜7はバス使用要求回路、8は共
通バス、10はレジスタ、11は演算回路、12
はマルチプレクサ、13はカウンタ、14は比較
回路、15は立上り検出回路、16はOR回路で
ある。

Claims (1)

  1. 【特許請求の範囲】 1 共通バスに結合しバス使用要求信号に対する
    バス使用許可信号を得て相互にデータ転送する所
    定の機能を持つモジユールに設けられたバス使用
    要求制御回路であつて、 該モジユールが共通バスを使用しない空きサイ
    クル許容回数を指定する値を格納するレジスタ1
    0と、 該レジスタ10の出力と該演算回路11の出力
    とを切り替えて送出するマルチプレクサ12と、 該マルチプレクサ12の送出する値を動作開始
    時とバス使用許可信号が受信される度にロード
    し、該マルチプレクサ12からロードされた値を
    基準として動作サイクル毎にカウントアツプして
    使用しなかつたサイクルを計数するカウンタ13
    と、 該カウンタ13の使用しなかつたサイクルの値
    と前記レジスタ10の空きサイクル許容回数の値
    とを比較し、カウンタ13の値がレジスタ10の
    値に等しいか大きい時、バス使用要求信号を送出
    する比較回路14と、 該カウンタ13の値から該レジスタ10の値を
    引算してマルチプレクサ12に送出する演算回路
    11とを設け、 該カウンタ13の使用しなかつたサイクルの値
    が該レジスタ10の空きサイクル許容回数の値よ
    り大なる期間は連続してバス使用要求信号を送出
    することを特徴とするバス使用要求制御回路。
JP15031386A 1986-06-26 1986-06-26 バス使用要求制御回路 Granted JPS635454A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15031386A JPS635454A (ja) 1986-06-26 1986-06-26 バス使用要求制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15031386A JPS635454A (ja) 1986-06-26 1986-06-26 バス使用要求制御回路

Publications (2)

Publication Number Publication Date
JPS635454A JPS635454A (ja) 1988-01-11
JPH0523451B2 true JPH0523451B2 (ja) 1993-04-02

Family

ID=15494288

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15031386A Granted JPS635454A (ja) 1986-06-26 1986-06-26 バス使用要求制御回路

Country Status (1)

Country Link
JP (1) JPS635454A (ja)

Also Published As

Publication number Publication date
JPS635454A (ja) 1988-01-11

Similar Documents

Publication Publication Date Title
EP0476990A2 (en) Dynamic bus arbitration
GB2114789A (en) Shared facility allocation system
US5274785A (en) Round robin arbiter circuit apparatus
US7698485B2 (en) Round-robin bus protocol
JPH06337843A (ja) データ転送制御方法
JPH0523451B2 (ja)
US5241629A (en) Method and apparatus for a high performance round robin distributed bus priority network
US6105082A (en) Data processor used in a data transfer system which includes a detection circuit for detecting whether processor uses bus in a forthcoming cycle
JPH03263158A (ja) 共通バス調停制御方式
JP2000276437A (ja) Dma制御装置
JPH0226904B2 (ja)
JPH04308955A (ja) マルチプロセッサ装置
JP3667504B2 (ja) 調停回路
JPS61182158A (ja) コモンバス占有方式
JP2714163B2 (ja) バス制御方式
JP2677657B2 (ja) バス制御方式
JP2000099455A (ja) 先着優先バス競合制御方式
JP2976358B2 (ja) バス獲得制御方式
JP2737179B2 (ja) バスシステム
JP2002229932A (ja) Dma転送装置及びデータ転送システム
JPH0512203A (ja) バス性能測定システム
JPS6265155A (ja) デイジタル・デ−タ処理調停システム
JPH04106651A (ja) システムバスの制御装置
JPS616755A (ja) デ−タ転送方式
JPH02280261A (ja) Dma制御装置