JPS6354735A - Ｉｃパツケ−ジ - Google Patents

Ｉｃパツケ−ジ

Info

Publication number
JPS6354735A
JPS6354735A JP61197324A JP19732486A JPS6354735A JP S6354735 A JPS6354735 A JP S6354735A JP 61197324 A JP61197324 A JP 61197324A JP 19732486 A JP19732486 A JP 19732486A JP S6354735 A JPS6354735 A JP S6354735A
Authority
JP
Japan
Prior art keywords
layer
grounding
chip
ground
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61197324A
Other languages
English (en)
Inventor
Hiroshi Nishimoto
央 西本
Akira Miyauchi
彰 宮内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP61197324A priority Critical patent/JPS6354735A/ja
Publication of JPS6354735A publication Critical patent/JPS6354735A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔（既　　要〕 ＩＣパッケージであって、表面導体層の下に絶縁層を介
してアース層を設けておき、アースボンディング部およ
びマイクロチップコンデンサを搭載する部分の絶縁層に
窓あけしておくことにより、アース層に直接ＩＣチップ
の電極のアースボンディング、およびマイクロチップコ
ンデンサの搭載ができ、これらのアース強化を可能とす
る。
〔産業上の利用分野〕
本発明は数百ＭＨｚ以上の高周波を取扱うＩＣパッケー
ジに関するもので、さらに詳しく言えばアースを強化し
高周波動作の安定化を行なったＩＣパフケージに関する
ものである。
〔従来の技術〕
第２図及び第３図に従来のＩＣパッケージを示す。第２
図に示すものは、セラミック等の絶縁材料で形成された
容器１に多数のリード端子２を設けておき、容器１の中
央にＩＣチップ３を搭載し、チップの電極とリード端子
２との間を細線４を用いてワイヤボンディングにより接
続するようになっている。また第３図に示すものはセラ
ミック等の絶縁容器１に多数のリード端子２とアースパ
ターン５を設け、容器中央にＩＣチップ３を搭載し、チ
ップの電極とリード端子間、及びチップの電極とアース
パターン間を細″！Ｆ９．４を用いてワイヤボンディン
グにより接続するようになっている。なお６はアースパ
ターン上に搭載したマイクロチンブコンデンサである。
〔発明が解決しようとする問題点〕
上記従来のＩＣパッケージにおいて、第２図に示すもの
は、リード端子２をアース端子に利用しているため、そ
のパターンが細長いことから同周波でリードインダクタ
ンスが問題となる。また第３図に示すものは、アースパ
ターン５の面積が大きく第２図のものよりアースは強化
されているが、信号パターン等によりアースパターン５
が分断されているため十分アースが強いとは言えない。
本発明はこのような点に鑑みて創作されたもので、アー
スを十分強化したＩＣパッケージを提供することを目的
としている。
〔問題点を解決するための手段〕
このため本発明においては、表面導体層１１の下に絶縁
層１２を介してアース層１３を持ち、ＩＣチップ１４か
らのボンディングを表面導体層１１にもアース層１３に
も打てるようにするとともに、マイクロチップコンデン
サ１５をアース層１３に搭載することができるようにし
たことを特徴としている。
〔作　用〕
表面導体層１１の下に絶縁層１２を介してアース層１３
を設け、前記絶縁層１２にボンディング部を窓あけして
チップ１４のアース電極をアース層にボンディングする
ことができるようにしたことにより、アース層１３をベ
タアースとすることができアースの強化が可能となる。
〔実施例〕
第１図は本発明の実施例を示す図であり、ａは平面図、
ｂはａ図のｂ−♂線における断面図である。
本実施例は第１図に示すように、ＩＣチップ１４を収容
するセラミック等の絶縁容器１０に設けられたリード端
子等を形成する表面導体層１１の下に絶縁層１２を介し
てアース層１３をベタに設け、前記絶縁層１２にボンデ
ィング及びマイクロチップ搭載部分を忘あけし、窓１６
を形成したものである。
このように構成された本実施例は、ＩＣチップ１４の電
極を窓１６のアース層１３に細線１７でボンディングす
ることができ、またアース層１３にマイクロチップコン
デンサ１５を搭載することができる。このように本実施
例では、アース層１３をベタに設けることができ、信号
線等で分断されることがないので、従来に比してアース
の強化が可能となる。
〔発明の効果〕
以上述べてきたように、本発明によれば、極めて簡易な
構成でＩＣパッケージのアースの強化ができ、実用的に
極めて有用である。
【図面の簡単な説明】
第１図は本発明の実施例を示す図、 第２図及び第３図は従来のＩＣパフケージを示す図であ
る。 第１図において、 １０は絶縁容器、　　　　１１は表面導体層、１２は絶
縁層、　　　　　１３はアース層、１４はＩＣチップ、 １５はマイクロチップコンデンサ、 １６は窓である。

Claims (1)

    【特許請求の範囲】
  1. １、表面導体層（１１）の下に絶縁層（１２）を介して
    アース層（１３）を持ち、ＩＣチップ（１４）からのボ
    ンディングを表面導体層（１１）にもアース層（１３）
    にも打てるようにするとともに、マイクロチップコンデ
    ンサ（１５）をアース層（１３）に搭載することができ
    るようにしたことを特徴とするＩＣパッケージ。
JP61197324A 1986-08-25 1986-08-25 Ｉｃパツケ−ジ Pending JPS6354735A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61197324A JPS6354735A (ja) 1986-08-25 1986-08-25 Ｉｃパツケ−ジ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61197324A JPS6354735A (ja) 1986-08-25 1986-08-25 Ｉｃパツケ−ジ

Publications (1)

Publication Number Publication Date
JPS6354735A true JPS6354735A (ja) 1988-03-09

Family

ID=16372563

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61197324A Pending JPS6354735A (ja) 1986-08-25 1986-08-25 Ｉｃパツケ−ジ

Country Status (1)

Country Link
JP (1) JPS6354735A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02158147A (ja) * 1988-12-09 1990-06-18 Fujitsu Ltd 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02158147A (ja) * 1988-12-09 1990-06-18 Fujitsu Ltd 半導体装置

Similar Documents

Publication Publication Date Title
DE602004009490T2 (de) Piezoelektrischer Oszillator
US20020043892A1 (en) Surface acoustic wave device
JPH02237053A (ja) 半導体チップの実装方法
US4297722A (en) Ceramic package for semiconductor devices having metalized lead patterns formed like a floating island
JP2000124767A (ja) Ｓａｗフィルタチップの基板実装方法及びｓａｗフィルタチップ
JPH0653775A (ja) 弾性表面波装置
JPH0719148Y2 (ja) マイクロ波回路用パッケージ
JPH1093012A (ja) 高周波集積回路装置
JPH01125959A (ja) 高周波用パッケージ
JP3872394B2 (ja) 高周波発振子
JPH0272654A (ja) Ｉｃパッケージ及びその接続構造
JPH04310009A (ja) チップ部品およびその実装構造
JPH01212456A (ja) 半導体装置用パッケージ
JPS63288034A (ja) 半導体装置
JPS60223145A (ja) 半導体装置
JPH0312465B2 (ja)
JPS5915383B2 (ja) 半導体集積回路用実装化装置
JPH04326614A (ja) 弾性表面波デバイス
JPS6076151A (ja) Ｅｐｒｏｍ装置
JPH01239945A (ja) 混成集積回路装置
JPS634662A (ja) 電子回路装置
JPH04263508A (ja) ケース内蔵型圧電部品
JPH05218102A (ja) 内部整合回路を有する電界効果トランジスタ
JPH02180055A (ja) 半導体装置のパッケージ
JPS63288035A (ja) 半導体装置