JPS635482U - - Google Patents
Info
- Publication number
- JPS635482U JPS635482U JP9838786U JP9838786U JPS635482U JP S635482 U JPS635482 U JP S635482U JP 9838786 U JP9838786 U JP 9838786U JP 9838786 U JP9838786 U JP 9838786U JP S635482 U JPS635482 U JP S635482U
- Authority
- JP
- Japan
- Prior art keywords
- data
- storage means
- output
- bit data
- outputting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003111 delayed effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 3
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
第１図は本考案の実施例を示すロジツクパター
ンジエネレータの回路図、第２図は遅延回路の一
例を示す図、第３図は第２図に示す遅延回路の動
作説明に供する波形図である。 １４……カウンタ、１８……メモリ、２１……
遅延回路。
ンジエネレータの回路図、第２図は遅延回路の一
例を示す図、第３図は第２図に示す遅延回路の動
作説明に供する波形図である。 １４……カウンタ、１８……メモリ、２１……
遅延回路。
Claims (1)
- テスト用並列データを記憶する記憶手段と、該
記憶手段のアドレスを所定の順序で指定して該記
憶手段の複数のデータ出力線から該データを出力
させるアドレス指定手段と、入力端子が該データ
出力線に接続され入力されるビツトデータを設定
時間遅延させて出力する遅延手段と、を有するこ
とを特徴とするロジツクパターンジエネレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1986098387U JPH0637351Y2 (ja) | 1986-06-28 | 1986-06-28 | ロジツクパタ−ンジエネレ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1986098387U JPH0637351Y2 (ja) | 1986-06-28 | 1986-06-28 | ロジツクパタ−ンジエネレ−タ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS635482U true JPS635482U (ja) | 1988-01-14 |
| JPH0637351Y2 JPH0637351Y2 (ja) | 1994-09-28 |
Family
ID=30966277
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1986098387U Expired - Lifetime JPH0637351Y2 (ja) | 1986-06-28 | 1986-06-28 | ロジツクパタ−ンジエネレ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0637351Y2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5954857U (ja) * | 1982-10-01 | 1984-04-10 | 株式会社アドバンテスト | 遅延時間制御装置 |
-
1986
- 1986-06-28 JP JP1986098387U patent/JPH0637351Y2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5954857U (ja) * | 1982-10-01 | 1984-04-10 | 株式会社アドバンテスト | 遅延時間制御装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0637351Y2 (ja) | 1994-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS635482U (ja) | ||
| JPH01164562U (ja) | ||
| JPS63184497U (ja) | ||
| JPH0733179Y2 (ja) | デイジタル回路の試験用リセツト回路 | |
| JPH0279631U (ja) | ||
| JPH039027U (ja) | ||
| JPS62121652U (ja) | ||
| JPS6367982U (ja) | ||
| JPH0166697U (ja) | ||
| JPS58140599U (ja) | ダイナミツクランダムアクセスメモリ制御回路 | |
| JPS61149200U (ja) | ||
| JPS59187237U (ja) | タイマ−回路 | |
| JPS6324795U (ja) | ||
| JPS6057850U (ja) | インタフエ−ス制御装置 | |
| JPS6293246U (ja) | ||
| JPH0420699U (ja) | ||
| JPH0218149U (ja) | ||
| JPH0350255U (ja) | ||
| JPS63161499U (ja) | ||
| JPH0196041U (ja) | ||
| JPH03124248U (ja) | ||
| JPH0415072U (ja) | ||
| JPS5917096U (ja) | メモリの読み出し制御装置 | |
| JPS5986742U (ja) | プログラマブルタイミング発生回路 | |
| JPS61126623U (ja) |