JPS6355227B2

JPS6355227B2 -

Info

Publication number: JPS6355227B2
Application number: JP59248295A
Authority: JP
Inventors: Hohoitsuku Radeiuooe
Original assignee: Landis and Gyr Immobilien AG
Current assignee: Siemens Building Technologies AG
Priority date: 1983-12-19
Filing date: 1984-11-26
Publication date: 1988-11-01
Also published as: US4782375A; ES538715A0; ES8602302A1; JPS60187072A; US4987467A; ATE29340T1; EP0148330A2; DE3465838D1; CH662905A5; EP0148330B1; EP0148330A3

Description

【発明の詳細な説明】イ技術分野本発明はホール素子、更に詳細には２つのセン
サ用電極と、一方の給電極となる端子接点を有す
る第１の電流用電極と、他方の給電極となる端子
接点を有する第２の電流用電極とからなり、前記
２つのセンサ用電極と少なくとも第１の電流用電
極が１つの導電型半導体層表面に配置される集積
化可能なホール素子に関する。

ロ従来技術このようなホール素子は、例えば電気計器や電
流によつて発生した磁場に比例する消費電流を測
定する電力計に用いられる。

米国特許第4253107号には表面に垂直に作用す
る磁場を測定する集積化されたホール素子が記憶
されている（第１欄、第14行から20行までそれに
第２図）。

さらに表面に平行に作用する磁場を測定する磁
気ダイオードや磁気トランジスタ等の集積化され
た磁場センサも知られている。しかし、その構造
はホール素子として複雑であり、さらに温度に依
存性を示し原理的に非線形な特性を有する。さら
にシヨツト（Shot）ノイズに敏感であるという
欠点がある。このような磁気トランジスタが例え
ば、「アイイーイーイーエレクトロンデバイ
スレターズ」ブイオーエル・イーデイーエルー
４、エヌオー・３〔「IEEE Electron Device
Letters」V〓ol.EDL−４，No.３〕、1983年３月第51
頁から第53頁の〓アンインベステイゲーシヨン
オブザセンシテイビイテイオブラタラ
ルマグネツトトランジスタ〓（アール．エス．
ポポヴイツクエトアル）〔〓An investigation
of the sensitivity of lateral
magnetotransistor〓（R.S.Popovic et al）〕に記
載されている。

ハ目的従つて、本発明はこのような点に鑑みなされた
もので、標準バイポーラあるいは標準CMOS技
術を用いて作成でき表面に平行に作用する磁場を
測定できる感度が良好な集積化可能なホール素子
を提供することを目的とする。

ニ発明の構成本発明はこの目的を達成するために、第１の電
流用電極が両センサ電極間のほぼ中央に配置さ
れ、前記第２の電流用電極は電流用電極間に流れ
るすべての電流をベクトル的に合成した電流が第
１の電流用電極の近傍で半導体層の表面にほぼ垂
直に延びる電流となるように分布される構成を採
用した。

ホ実施例以下、図面に示す実施例に基づき本発明を詳細
に説明する。

第１図にはよく知られたホール素子の概略構成
が示されており、同図においてホール素子は対向
する面がそれぞれ対となつた面を構成する直角平
行六面体形状の半導体結晶１から形成されてい
る。第１の対となつた面の各面にはそれぞれ電流
端子Ｃ１，Ｃ２が、また第２の対となつた面のそ
れぞれにセンサ端子Ｓ１，Ｓ２が接続される。測
定すべき磁場はホール素子の厚さ方向に平行
で、したがつて対となつた第３の面に垂直に延び
る。このホール素子の厚さはｔの値である。ここ
で電流端子Ｃ１，Ｃ２ならびにセンサ端子Ｓ１，
Ｓ２は共通の面に配置されるものとする。

また各端子Ｃ１，Ｃ２，Ｓ１，Ｓ２の接続点は
点状だけでなく面状であつてもよく、したがつて
一般的に電流用電極ないしセンサ用電極と総称
し、各電流端子Ｃ１，Ｃ２ないしセンサ端子Ｃ
１，Ｃ２の接続点を端子接点ということにする。

したがつてホール素子は第１の電流端子Ｃ１と
端子接点を備えた第１の電流用電極２と、第２の
電流端子Ｃ２、端子接点を備えた第２の電流用電
極３と、第１のセンサ端子Ｓ１と端子接点を備え
た第１のセンサ用電極４ならびに第２のセンサ端
子Ｓ２と端子接点を備えた第２のセンサ用電極５
から構成されることになる。

電流用電極２，３は電源に接続される端子とな
り、その場合第１の電流端子接点は一方の給電極
となり、また第２の電流端子接点（場合によつて
は複数）は良好な導電性を示す接続線を介して他
方の給電極と接続される。

なお、端子接点は必ずしも電極面の中心にある
必要はない。

以下に示す実施例では第１の電流用電極２と両
センサ用電極４，５の面は非常に小さく第１近似
として点状であると仮定することができ、また第
２図および第３図では第２の電流用電極３はホー
ル素子の関連する面の全面を覆うものであるとす
る。

第２図に図示したホール素子は第１図のホール
素子に対応するものであるが、この場合第３の対
となつた面が円環セクタの形状を有するので、図
示した例では第１の対となつて面が同心の円弧形
状を有し、また対となつた第２の各面はもはや平
行でなく中心角がαとなる径線を構成する。測定
すべき磁場は第２図並びに第３図、第４図にお
いて紙面に垂直に、例えば表面から裏面に作用す
る。

第３図に図示したホール素子は第２図に図示し
たホール素子に対応するものであるが、この実施
例では中心角αが180度の値となり、従つて断面
形状が半円形となる。従つてこの場合電流端子Ｃ
１を有する面は半円の中心点Ａとなる。

第１図に図示したホール素子において電流端子
Ｃ１，Ｃ２に電流Ｉが流れると、よく知られてい
るようにセンサ端子Ｓ１，Ｓ２間にホール電圧が
発生する。このホール素子が変形されて第２図及
び第３図に図示したような形状をとつても、ホー
ル素子の動作が原理的には変化しない。また同様
にその感度もほぼ等しいものである。第３図に図
示したホール素子のセンサ端子Ｓ１，Ｓ２間のホ
ール電圧は V^H _S1-S2＝∫^S2 _S1Ｅ→_H・ｄｌ→ …(1) となる。ただしＥ→_Hは電場であり、ｄｌ→はセンサ
端子Ｓ１，Ｓ２間に延びる任意の径路である。積
分径路としてセンサ端子Ｓ１，Ｓ２を結ぶ半円形
Ｄを選びその中心がＡと等しくすると、第１式は V^H _S1-S2＝（R_H・Ｉ・Ｂ）／ｔ …(2) となる。ただしR_H１／（ｑ・ｎ），ｑは単位電
荷、ｎは多数電荷担体の密度、ｔはホール素子の
厚さ、Ｉは電流端子Ｃ１，Ｃ２間の電流値、Ｂ＝
μHは測定すべき磁場の磁気誘導値である。第
３図に図示したホール素子は第４図に図示したよ
うに集積回路の絶縁された島の半導体層にこのホ
ール素子を組み込むことができる。

すなわち、第４図に図示されたように第３図に
図示したホール素子は１つの導電型ＰあるいはＮ
から成る半導体層６の表面に配置され、ほぼ点状
のセンサ用電極４，５並びにほぼ点状の第１の電
流用電極２を含む半円の直径が半導体層６の表面
となるように配置される。

第２図及び第３図の実施例では面状となつた第
２の電流用電極３のほぼ中央に第２の電流端子Ｃ
２用の端子接点が１つ設けられる。しかし第２の
電流用電極３は多数の端子接点を有するように構
成することもできる。ホール素子を集積回路に組
み入れる場合には、第４図に図示したように第２
の電流用電極３の端子接点を直接半導体層６の表
面に配置するのが好ましい。従つてこの場合には
ホール素子の全ての端子接点は集積回路の半導体
層表面に配置されることになる。第４図の実施例
では第２の電流用電極３にはそれぞれ端子C′２，
C″２を有する２つの端子接点が設けられている。

第３図及び第４図に図示されたように第１の電
流用電極２は両センサ用電極４，５間のほぼ中央
でその電極を結ぶ線上に配置される。第１の電流
用電極２並びに両センサ用電極４，５の下方に位
置する半導体層６の部分はホール素子の能動領域
７を形成する。

第３図及び第４図に図示した第２の電流用電極
３の面は断面が半円形状のほぼ理想的な円筒形状
を有する。第１の電流用電極２の径方向に向つた
垂直方向の長さが短く、また第２の電流用電極３
の円筒方向の長さが第１の電流用電極２の長さに
ほぼ等しく動作時電流が第２の電流用電極３から
第１の電流用電極２に流れるとすると、ホール素
子内の電流分布は第５図及び第６図に図示したよ
うなものとなる。第５図に図示したように断面で
は全ての電流は円筒状の第２の電流用電極３から
第１の電流用電極２に向つて対称に径方向に流れ
る。一方平面的には第６図に図示したように全て
の電流は第１の電流用電極２に垂直に薄い面内を
流れる。この場合両センサ用電極４，５は好まし
くはそれぞれ平行に長く延びており第１の電流用
電極２と同じ長さの形状に構成される。

第２の電流用電極３を半球状に形成した場合ホ
ール素子の断面に流れる電流分布は第５図に図示
した電流分布と同じになるが、第８図に図示した
ように平面図における電流分布は対称に径方向に
延びる。すなわち第８図の平面図において全ての
電流は第２の電流用電極３から第１の電流用電極
２に径方向に流れる。

第９図に図示した第２の電流用電極３はほぼ点
状に形成された第１の電流用電極２を通り半導体
層６の表面に垂直に延びる線に関してほぼ軸対称
に配置される。すなわち第９図に図示したような
平面図では第２の電流用電極３は第１の電流用電
極２に関し点対称に配置される。

第１０図に図示した第２の電流用電極３は第１
の電流用電極２を通りほぼ点状に配置されたセン
サ用電極４，５を結ぶ線に対して垂直に延びる平
面に関しほぼ対称に配置される。すなわち第２の
電流用電極３は第１の電流用電極２を通りセンサ
電極４，５を結ぶ線に垂直に延びる直線XYに関
し対称に配置される。

集積化されるホール素子の電流端子接点は一部
シヨツトキーダイオード接点とすることもでき、
また全てオーミツク接点とする事もできる。それ
に対しセンサ用の端子接点は通常Ｐ／Ｎダイオー
ド接点とされる。

第１１図に図示された実施例では電流端子
C′２，C″２の接点はオーミツク接点として、ま
た第１の電流端子Ｃ１の接点はシヨツトキーダイ
オード接点として、またセンサ端子Ｓ１，Ｓ２の
接点はＰ／Ｎダイオード接点として構成されてい
る。第１１図に図示した集積化可能なホール素子
はほぼ第４図に図示したホール素子に対応する。
しかし第１１図に図示した実施例の場合第２の電
流用電極３はほぼ点状に分布した２つの電流用電
極３ａ，３ｂとなり、これらの電極は電流端子
C′２，C″２の接点がある領域に配置される。こ
のようにして第１１図に図示されたホール素子は
所定の導電型、たとえばＮタイプの半導体層６か
ら構成され、その表面に５つの金属端子接点８，
９，１０，１１，１２が配置される。両外部の端
子接点８，１２の下方領域でこれと接触して半導
体層６の表面にそれぞれ拡散接点１３，１４が配
置されており、これらの拡散接点は半導体層と同
じ導電型であり、不純物原子が濃くドーピングさ
れている。接点８，１３並びに１２，１４はオー
ミツク接点を構成し、それぞれほぼ点状に分布し
た第２の電流用電極３ａないし３ｂを形成する。
中央の金属端子接点１０は拡散接点を持たず、従
つてシヨツトキーダイオード接点となり電流端子
Ｃ１につながる第１の電流用電極２を構成する。
また両金属端子接点９，１１の下方部で半導体層
６の表面にはそれぞれ半導体層６と異なる導電型
を持つ拡散接点１５ないし１６が形成される。接
点９，１５並びに１１，１６はＰ／Ｎダイオード
接点となりそれぞれセンサ端子Ｓ１，Ｓ２を有す
るセンサ用電極４，５となる。半導体層６の表面
は例えばSiO₂から成る電気的に絶縁した薄い不
活性化層１７により覆われており、またこの不活
性化層は金属あるいはポリシリコンから成る電気
的に伝導性の「ゲート」１８により被覆されてい
る。その場合不活性化層１７並びに「ゲート」１
８はそれぞれ端子接点用の導通孔を有する。「ゲ
ート」１８はゲート端子Ｇ用の端子接点１９を有
し、このゲート１８並びに金属端子接点８〜１２
はそれぞれ電気的に絶縁されている。ゲート端子
Ｇを介して「ゲート」１８の端子接点１９には電
圧が印加され、それによつてホール素子の感度を
制御することができる。

第１１図に図示したホール素子内の電流分布の
断面図が第１２図に、また平面図が第１３図に図
示されている。電流は断面図においてもまた平面
図においてもほぼ点状の両電流用電極３ａ，３ｂ
から円弧状に出て再び第１の電流用電極２の所に
円弧状に収束する。

第１４図に図示したホール素子はほぼ第１１図
に図示したホール素子に対応する。この実施例の
場合不活性化層１７並びに「ゲート」１８が除去
されており全ての端子接点はオーミツク接点とし
て構成され、また中央の金属端子接点１０は同様
に拡散接点を有する。５個の拡散接点１３，１
５，２０，１６，１４は不純物原子が濃くドーピ
ングされており各接点は半導体層６と同じ導電型
である。さらに第１４図に図示されたホール素子
は半導体層６の表面から深く拡散されたリング状
の絶縁層２１によつてその周囲が囲まれている。
この絶縁層は例えば半導体層６と反対の導電型
（この場合Ｐ型）であり、その任意の箇所に端子
Ｗを有する端子接点が設けられている。この場合
第１の電流用電極２（すなわち接点１０，２０）
並びに両センサ用電極４，５（この場合接点９，
１５並びに１１，１６）はこの絶縁層２１によつ
て包囲される。絶縁層２１の中心はほぼ第１の電
流用電極２の所に形成される。この絶縁層の長手
軸はセンサ用電極４，５を結ぶ線にほぼ平行に延
び、またその深さは端子接点領域よりも深く形成
されている。絶縁層２１は第１の電流用電極２を
通り半導体層６の表面に垂直に延びる線に関して
軸対称に、配置されるかあるいは第１の電流用電
極２を通りセンサ用電極４，５を結ぶ線に垂直な
平面に関し対称に配置される。この絶縁層２１は
さらに所定間隔隔てて不純物原子が濃くドーピン
グされ電気的に良好な伝導性の薄いリング状等電
位拡散層２２により包囲されている。この拡散層
２２は半導体層６と同じ導電型の半導体から成り
同様に任意の箇所にＲで示した端子を有する端子
接点が設けられている。半導体層６はCMOS技
術では逆の導電型不純物原子が弱くドーピングさ
れた基板に拡散されるＮ基板あるいはＮ槽であ
る。点状に形成された接点の組み合わせ８，１３
と１２，１４並びに等電位拡散層２２によつて分
布した電流用電極が形成され、これが第２の電流
用電極３となる。通常両接点８，１３並びに１
２，１４のみかあるいは等電位拡散層２２のみが
第２の電流用電極３として設けられる。等電位拡
散層２２は一巡する面を構成し、半導体層６の表
面に配置される。いずれにしても少なくとも第１
の電流用電極２並びに両センサ用電極４，５が完
全にあるいは部分的にリング状に拡散層２２によ
つて包囲され、その場合第１の電流用電極２はほ
ぼリング状の面の中心に配置される。

第１４図に図示したホール素子内での電流分布
（ただし等電位拡散層２２を設けていない）の断
面図が第１５図に、また平面図が第１６図に図示
されている。この場合点状の分布した電流用電極
３ａ，３ｂは第１４図と異なり絶縁層２１の外方
にあるものとして図示されている。第１５図の断
面図で示したように電流は両電流用電極３ａ，３
ｂから出て深く入り絶縁層２１を回つて第１の電
流用電極２にほぼ垂直に下から到着する。一方第
１６図に示した平面図では表面電流は流れない。
というのは絶縁層２１によつて電流の流れが防止
されるからである。

第１４図に図示したホール素子で絶縁層２１が
設けられず、また点状に分布した電流用電極３
ａ，３ｂが無い場合の電流分布が断面図として第
１７図にまた平面図として第１８図にそれぞれ図
示されている。断面図では電流の分布は第１２図
と同様であるが、平面図では全ての電流は四角形
状のリングとして図示した等電位拡散層２２から
第１の電流用電極２方向に対称に径方向に延びて
いる。

第１４図に図示したホール素子の点状に分布し
た電流用電極３ａ，３ｂを設けない場合の電流分
布が第１９図に断面図として、また第２０図に平
面図として図示されている。第１９図の断面図に
図示した電流分布は第１５図に図示した分布と同
様である。第１の電流用電極２の長さが等電位拡
散層２２の短い方の幅とほぼ同じ長さであり、そ
の幅方向に平行に配置されると、第２０図の平面
図に図示したように全ての電流は半導体層６の下
方に深く流れ、点線で図示したように等電位拡散
層２２の長手軸にほぼ平行に流れ、それぞれそこ
から第１の電流用電極２に向つて流れる。この場
合両センサ用電極４，５は好ましくは第１の電流
用電極２と平行にしかも同じ形状に構成される。

第１４図のホール素子２３は第２１図に図示し
たように接続される。すなわち中央の第１の電流
用電極２は電流源２４の一方の極と接続され、そ
の場合他方の極は例えば供給電圧の負の極V_SSに
接続される。一方等電位拡散層２２は直接供給電
圧の他方の極V_DDと、また点状に分布した両電流
用電極３ａ，３ｂはそれぞれ抵抗Ｒ１，Ｒ２を介
して他方の極V_DDと接続される。絶縁層２１には
電圧V_Wが印加される。この電圧は動作時半導体
層６から絶縁層２１に至るＰ／Ｎ遷移領域が遮断
方向の極性を持つように、すなわち第１の電流用
電極２に印加される電圧V_C1よりも負となるよう
に選ばれる。絶縁層２１に印加される電圧V_Wは
ホール素子２３の感度を制御するのに用いられ
る。半導体層６がSiから構成される場合には絶縁
層２１はSiO₂から構成されその場合端子Ｗは不
必要になる。

第２２図に図示した集積化可能なホール素子２
６はほぼ第１４図に図示したホール素子２３に対
応する。しかしこの実施例の場合半導体層６は異
なる導電型、すなわちＰ型の基板２６上にエピタ
キシヤル層として形成され従つて等電位拡散層２
２は設けられず、一方リング状の絶縁層２１は不
純物原子と濃くドーピングされ、基板２６と接触
するまで深く拡散される。さらにホール素子２５
の能動領域７の下方で基板２６と半導体層６の境
界領域において不純物原子と濃くドーピングされ
電気的に良好な伝導性を示す半導体層６と同じ導
電型の埋め込み層２７が半導体層６の表面と平行
に形成される。さらにほぼ点状に分布した両電流
用電極３ａ，３ｂは埋め込み層２７と接触するま
で下方に延ばされている。これによつてほぼ点状
に形成された電流用電極３ａ，３ｂと共に第２の
電流用電極３が形成される。電極３ａ，３ｂと埋
め込み層２７間に接続がなされない場合、電流用
電極３の端子接点はホール素子２５の能動領域７
の外部で半導体層６の表面に電気的に絶縁して配
置され電気的に良好な伝導性を示すオーミツク接
続により埋め込み層２７と接続される。

第２２図のホール素子２５は第１４図のホール
素子２３と同様に接続されるが、この場合端子Ｒ
はなく、また端子ＷはＰの導電型の場合供給電圧
の負の極V_SSに接続される。

第２２図に図示したホール素子で点状に分布し
た第２の電流用電極３ａ，３ｂが設けられない場
合の電流分布が第２３図に断面図として、また第
２４図に平面図として図示されている。第２３図
の断面図に図示したように電流は第２の電流用電
極３の機能を果たす埋め込み層２７から第１の電
流用電極２に流れる。また第２４図の平面図に図
示したように半導体層６の下方深くから点線で示
したように埋め込み層２７から出て点状の第１の
電流用電極２に集中して流れる。

ヘ各実施例の変形例第２の電流用電極３は必ずしも第４図に図示し
た形状を有する必要はない。また同様に必ずしも
連続した面でなくてもよく、たとえばほぼ点状に
分布された複数の電流用電極として構成すること
もできる。ただ必要なことは端子接点を有し、そ
れが動作時全て流れる電流をベクトル的に合成し
た電流が第１の電流用電極２の近傍で半導体層６
の表面にほぼ垂直に延びる電流となるように分布
されることである。このためにたとえば分布した
電流用電極の少なくとも一部は対として見た時第
１の電流用電極２を通り半導体層６の表面に垂直
に延びる線に関しほぼ軸に対称に配置される。ま
た軸対称に配置されない残りの電流用電極の少な
くとも一部は対として見た場合第１の電流用電極
２を通りセンサ電極４，５の結ぶ線に垂直に延び
る面に関してほぼ対称に配置される。またたとえ
ば全ての分布した電流用電極を対として見たとき
上述した面に対称に配置するようにすることもで
きる。

分布した電流用電極の少なくとも一部はたとえ
ば電気的に良好な伝導性を有し連続する（部分）
面として構成することができる。その場合これら
の（部分）面は対として見た時等しく構成され、
また点状に分布した電流用電極２と同様に上述し
た線ないし上述した面に関し対称に配置される。
たとえばこれら全ての面は半導体層６の表面に平
行に配置することもでき、あるいは平行な面を全
て同一面にしたり、あるいは全体として１つの連
続する面として構成することもできる。

第２の電流用電極３はたとえば第４図では円筒
状の連続した対称な１つの面から構成され、また
第９図では軸に対称な１つの連続する面として、
また第１０図では面対称な連続する面として、ま
た第１１図では点状に分布し対称に配置された２
つの電極３ａ，３ｂから、また第１４図ではほぼ
点状に分布され対称に配置された２つの電極３
ａ，３ｂならびに連続する対称な等電位拡散層２
２から構成され、また第２２図の実施例ではほぼ
点状で対称に分布された２つの電流用電極３ａ，
３ｂならびに対称に配置され表面に平行な連続す
る理め込み層２７とから構成するようにすること
もできる。

第２の電流用電極３をこのような配置ないし構
成することにより、第５図から第８図、第１２図
から第１３図、第１５図から第２０図ならびに第
２３図から第２４図に図示したように動作時流れ
る電流は第１と第２の電流用電極２，３間でほぼ
対称に分布して径方向に流れ、その結果ベクトル
的に合成した電流は第１の電流用電極２の近傍で
半導体層６の表面にほぼ垂直に延びる事が理解で
きる。

このように分布した第２の電流用電極３の面あ
るいは点状の電極は電気的に良好な伝導性を有す
る結合線を介してホール素子の第２の給電極を形
成する端子接点と接続されなければならない。

電気的に良好な伝導性を示す連続した面はたと
えば不純物原子とドーピングされ半導体層６と同
じ導電型ＰあるいはＮを有する半導体材料から構
成される。

半導体層６はたとえばバイポーラ技術を用いる
時は基板上に成長される（第２２図を参照）エピ
タキシヤル層であり、またCMOS技術では基板
に拡散される槽である。その場合基板は半導体層
６と反対の導電型に選ばれる。これはたとえばSi
あるいはGaAsであり、GaAsを用いた場合には
ホール素子の感度は良好になりほぼ均一に不純物
原子とドーピングされる。

第１４図に図示したホール素子２３で本来のホ
ール素子の外部近傍にある半導体層６の部分はＮ
タイプの場合第２１図に図示したように等電位拡
散層２２により最大集積回路に来る電位となる供
給電圧の正の極V_DDと接続されるので、ホール素
子２３と集積回路の残部間の干渉を避けるように
しなければならない。第２２図においては絶縁層
２１がこの役目を果たし、それによりホール素子
２５は集積回路の残りと電気的に絶縁される。さ
らに絶縁層２１は第１４図および第２２図におい
てホール素子２３，２５の能動領域７における電
流分布を第２０図に図示したように径方向に延び
る半球状のものから径方向に延びる円筒状のもに
変換する機能を果たす。その場合円筒状の電流分
布の高さが僅かであることによりデイスク状の外
観を備え、それよりホール素子２３ないし２５の
感度が向上する。

第２１図に図示した抵抗Ｒ１，Ｒ２の使用は任
意のものであり、その値はたとえば1KΩと比較
的小さく選ばれる。これらの抵抗はオフセツト電
圧を相殺するのに用いられる。

ゲート端子Ｇを備えた第１１図に図示したホー
ル素子のゲート１８により表面特性、したがつて
ホール素子の特性が安定し、表面ノイズを減少さ
せ感度を向上させる事ができる。

ト効果以上説明したように本発明によれば、第２の電
流用電極は電流用電極間に流れるすべての電流を
ベクトル的に合成した電流が第１の電流用電極の
近傍で半導体層の表面にほぼ垂直に延びる電流と
なるように分布されるので、ホール素子の表面に
平行に作用する磁場成分ないしは表面に平行に作
用する磁場を感度よく、また精度よく測定するこ
とができる。特に、集積回路の表面に平行に延び
る電流による磁場によつて障害となり測定結果を
誤らせる電圧が誘導されることがなくなるという
利点が得られる。ホール素子はたとえば電気計器
の測定として用いられ、磁場はたとえば被測定電
流によつて発生する。

また本発明ホール素子の製造には標準のバイポ
ーラ技術あるいはCMOS技術を用いることがで
き、ホール素子の特性を所望の値に変えようとす
るとき、たとえば感度を向上させるような場合ホ
ール素子の表面に対して垂直な層の厚さを変える
必要がなく、ただ単に層の幅、すなわちマスクを
変更させるだけでよいという利点が得られる。

【図面の簡単な説明】

第１図は従来のホール素子の概略構成を示した
斜視図、第２図、第３図は本発明によるホール素
子の実施例を示した説明図、第４図は第３図に図
示したホール素子を半導体層に組み込んだ状態を
示す断面図、第５図および第６図は円筒状の電流
用電極を備えたホール素子における電流分布を示
した断面図および平面図、第７図および第８図は
半球状の電流用電極を備えたホール素子に流れる
電流分布を示した断面図および平面図、第９図は
線に対しほぼ軸対称に配置される電流用電極の平
面図、第１０図は面に対しほぼ対称に配置される
電流用電極を示した平面図、第１１図はほぼ点状
に分布した電流用電極を備えた集積化ホール素子
の断面図、第１２図および第１３図は第１１図の
ホール素子に流れる電流分布を示した断面図およ
び平面図、第１４図はCMOS技術を用いて集積
されたホール素子の半分を示す斜視図、第１５図
および第１６図は第４図、第１４図のホール素子
において等電位拡散層がない場合の電流の分布を
示した断面図および平面図、第１７図および第１
８図は絶縁層ならびに点状に分布した電流用電極
がない場合の電流分布を示した断面図および平面
図、第１９図および第２０図は点状に分布した電
流用電極がない場合の電流分布を示した断面図お
よび平面図、第２１図は第１４図に示した集積化
ホール素子の回路図、第２２図はバイポーラ技術
を用いて集積化されたホール素子の半分を示した
概略斜視図、第２３図、第２４図は点状に分布し
た電流用電極が設けられない場合の電流分布を示
した断面図および平面図である。２……第１の電流用電極、３……第２の電流用
電極、４，５……センサ用電極、６……半導体
層、７……能動領域、１３，１４……拡散接点、
１７……不活性化層、１８……ゲート、２１……
絶縁層、２２……等電位拡散層。

Claims

【特許請求の範囲】１２つのセンサ用電極と、一方の給電極となる
端子接点を有する第１の電流用電極と、他方の給
電極となる端子接点を有する第２の電流用電極と
からなり、前記２つのセンサ用電極と少なくとも
第１の電流用電極が１つの導電型半導体層表面に
配置される集積化可能なホール素子において、前
記第１の電流用電極２は両センサ用電極４，５間
のほぼ中央に配置され、前記第２の電流用電極は
電流用電極２，３間に流れるすべての電流をベク
トル的に合成した電流が第１の電流用電極２の近
傍で半導体層６の表面にほぼ垂直に延びる電流と
なるように分布されることを特徴とするホール素
子。２分布される電流用電極の少なくとも一部は第
１の電流用電極を通り半導体層表面に垂直に延び
る線に関しほぼ軸対称に配置される特許請求の範
囲第１項に記載のホール素子。３分布される電流用電極の少なくとも一部は第
１の電流用電極２を通りセンサ電極用４，５を結
ぶ線に垂直に延びる面に関しほぼ対称に配置され
る特許請求の範囲第１項又は第２項に記載のホー
ル素子。４分布される電流用電極の残りの全てが第１の
電流用電極２を通りセンサ電極用４，５を結ぶ線
に垂直に延びる面に関しほぼ対称に配置される特
許請求の範囲第２項に記載のホール素子。５ほぼ点状に分布した少なくとも２つの電流用
電極３ａ，３ｂが設けられ、これらの電流用電極
がそれぞれオフセツト電圧を相殺する抵抗Ｒ１，
Ｒ２を介して供給電圧の一方の極と接続される特
許請求の範囲第２項又は第３項に記載のホール素
子。６分布される電流用電極の少なくとも一部が電
気的に良好な伝導性を有する連続する面を形成
し、これらの面が対として等しくかつ前記線ない
し面に対称に配置される特許請求の範囲第２項か
ら第５項までのいずれか１項に記載のホール素
子。７全ての面が半導体層６の表面に平行に配置さ
れる特許請求の範囲第６項に記載のホール素子。８平行な全ての面が平面内に配置される特許請
求の範囲第７項に記載のホール素子。９全ての面が１つの連続する面を形成する特許
請求の範囲第８項に記載のホール素子。１０前記連続する面はホール素子の能動領域７
の下方部でその表面に平行に配置され、その端子
接点は半導体層６の表面では電気的に絶縁して配
置されオーミツク接点を介して半導体層内で前記
面と接続される特許請求の範囲第９項に記載のホ
ール素子。１１前記連続する面は半導体層６表面で等電位
拡散層２２として形成され、前記第１の電流用電
極２及びセンサ用電極４，５はこの等電位拡散層
２２により包囲され、その場合第１の電流用電極
は等電位拡散層２２のほぼ中心に配置される特許
請求の範囲第９項に記載のホール素子。１２前記電気的に良好な伝導性を有し連続する
面は不純物原子が濃くドーピングされ半導体層６
と同じ導電型の半導体材料からつくられる特許請
求の範囲第１項から第９項に記載のホール素子。１３半導体層６表面から深く拡散されたリング
状の絶縁層２１が設けられ、この絶縁層は第１の
電流用電極をその中心として少なくとも第１の電
流用電極とセンサ用電極を包囲し、またその長手
軸はセンサ用電極を結ぶ線にほぼ平行に延び、そ
の深さは端子接点よりもかなり深く、さらにこの
絶縁層は前記第１の電流用電極を通り半導体層６
表面に垂直に延びる線に関し軸対称であるか、あ
るいは第１の電流用電極を通りセンサ電極を結ぶ
線に垂直に延びる面に関し対称である特許請求の
範囲第１項から第１２項までのいずれか１項に記
載のホール素子。１４半導体層６表面から深く拡散されたリング
状の絶縁層２１が設けられ、この絶縁層は第１の
電流用電極をその中心として少なくとも第１の電
流用電極とセンサ電極を包囲しまた等電位拡散層
２２として形成されたリング状の連続する面によ
り包囲され、またその絶縁層の長手軸はセンサ電
極を結ぶ線にほぼ平行に延び、その深さは端子接
点よりもかなり深く、さらにこの絶縁層は前記第
１の電流用電極を通り半導体層６表面に垂直に延
びる線に関し軸対称であるか、あるいは第１の電
流用電極を通りセンサ電極を結ぶ線に垂直に延び
る面に関し対称である特許請求の範囲第１１項又
は第１２項に記載のホール素子。１５前記絶縁層２１は半導体層６と反対の導電
型半導体材料から構成され、また半導体層６と絶
縁層２１間のＰ／Ｎ遷移領域を遮断方向にする電
圧が印加される端子接点を有する特許請求の範囲
第１３項又は第１４項に記載のホール素子。１６絶縁層に印加される前記電圧によりホール
素子の感度が制御される特許請求の範囲第１５項
に記載のホール素子。１７半導体層材料がGaAsである特許請求の範
囲第１項から第１６項までのいずれか１項に記載
のホール素子。１８前記絶縁層２１がSiO₂から構成される特
許請求の範囲第１３項又は第１４項に記載のホー
ル素子。１９前記半導体層６は基板に拡散される槽であ
るか又は半導体層６と反対の導電型の基板上に成
長されるエピタキシヤル層である特許請求の範囲
第１項から第１８項までのいずれか１項に記載の
ホール素子。２０前記端子接点の少なくとも一部は純枠にオ
ーミツクであり、ホール素子の表面に配置された
金属端子接点の下方でそれと緊密に接触して不純
物原子が濃くドーピングされかつ半導体材料と同
じ導電型の拡散接点１３，１５，２０，１６，１
４が設けられる特許請求の範囲第１項から第１９
項までのいずれか１項に記載のホール素子。２１前記センサ電極の端子接点はＰ／Ｎダイオ
ードとして構成される特許請求の範囲第１項から
第２０項までのいずれか１項に記載のホール素
子。２２前記端子接点の一部はシヨツトキーダイオ
ードとして構成される特許請求の範囲第１項から
第２１項までのいずれか１項に記載のホール素
子。２３半導体層表面は端子接点用穴を除き電気的
に良好な伝導性を有し端子接点を備えたゲート１
８で覆われ、このゲートは絶縁性の不活性層１７
により半導体層と分離されている特許請求の範囲
第１項から第２２項までのいずれか１項に記載の
ホール素子。２４前記ゲートの端子接点１９にホール素子の
感度を制御する電圧が印加される特許請求の範囲
第２３項に記載のホール素子。２５ホール素子が集積回路の電気的に絶縁され
た島に埋め込まれる特許請求の範囲第１項から第
２４項までのいずれか１項に記載のホール素子。２６ホール素子がその表面に平行に作用する磁
場成分を測定するのに用いられる特許請求の範囲
第１項から第２５項までのいずれか１項に記載の
ホール素子。２７ホール素子が電気計器の測定部の一部を構
成する特許請求の範囲第１項から第２６項までの
いずれか１項に記載のホール素子。