JPS6355719B2 - - Google Patents
Info
- Publication number
- JPS6355719B2 JPS6355719B2 JP55049024A JP4902480A JPS6355719B2 JP S6355719 B2 JPS6355719 B2 JP S6355719B2 JP 55049024 A JP55049024 A JP 55049024A JP 4902480 A JP4902480 A JP 4902480A JP S6355719 B2 JPS6355719 B2 JP S6355719B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- frame
- signal
- state
- storage unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 5
- 238000001514 detection method Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Description
この発明はフレーム単位のデータを一時記憶
し、同期をとりながら出力するフレームバツフア
装置に関する。 一般に、音声、画像等のデイジタルデータは連
続するフレーム単位のデータから構成される。 しかるに、このようなフレーム単位のデータの
転送速度と、そのデータから実際の波形を生成す
る速度とが異なつている場合、転送されたデータ
をフレーム単位で、バツフア装置の一時記憶さ
せ、同期をとつてデータを出力し波形生成する必
要がある。 しかしながら、その場合も、フレーム単位のデ
ータの転送が波形の生成に追いつかない場合に
は、波形の欠落が生じることになる。 この発明は上記のような事情に鑑みてなされた
もので、フレーム単位のデータの転送がそのデー
タを受けて出力する出力装置の速度に追いつかな
い場合でもそれを補い、間断なくフレーム毎のデ
ータを出力装置から出力することができるフレー
ムバツフア装置を提供することを目的とする。 以下、図面を参照してこの発明の一実施例を説
明する。第１図はその構成を示すもので、このフ
レームバツフア装置を例えば音声合成装置に適用
した場合を示している。図において１１はマルチ
プレクサで、このマルチプレクサ１１には、図示
しない音声波形データ転送装置から例えば８ビツ
ト並列の波形データが供給されている。この波形
データは第２図に示すように、直列状に配列され
る８ビツト単位のデータ複数個で１フレームデー
タを構成しているもので、フレームの最後に例え
ば８ビツトがオール「１」の16進で「FF」で表
現されるエンドコードが書き込まれている。第３
図は、上記１フレーム内のデータの内容をモデル
化して示したもので、この場合１つの音声を形成
するアナログ波形データを生成するのに、複数の
デイジタル情報として記憶しているものである。 このように構成されるフレームデータは、８ビ
ツト並列で順次マルチプレクサ１１に供給されて
いる。さらに、このマルチプレクサ１１には、上
記データの転送に対応して、リード・ライト制御
指命信号Ｒ／Ｗが供給されている。上記フレーム
データは、後述するステイタスレジスタ１２か
ら、マルチプレクサ１１に供給されている信号
MPX１の論理レベル状態に応じて、第１および
第２の出力バスとなるDAIバスあるいはDBIバス
に分配切換えられるように取り出される。具体的
には信号MPX１が「１」レベルの状態では、フ
レームデータはDAIバスに取り出され、RAM
（ランダム・アクセス・メモリ）等で構成される
第１の記憶部１３およびデコーダ１４にそれぞれ
供給され、記憶部１３にはライト指令が与えられ
る。 デコーダ１４では、１フレームの終了を示すエ
ンドコードを検出した時に、１発パルスの書き込
み終了信号MI１を発生する。また、第１の記憶
部１３においては、フレームデータがDAIバスに
取り出されるのに対して、前記マルチプレクサ１
１から供給されるリード・ライト信号Ｒ／Ｗ１が
「１」レベルとなり、１フレーム分のデータが順
次書き込まれる。 このリード・ライト信号Ｒ／Ｗ１に対応して、
アドレスデータがアドレスバスABを介して、マ
ルチプレクサ１５に供給され、このマルチプレク
サ１５によつて、第１の記憶部１３の書き込みア
ドレスが指定される。 上記マルチプレクサ１５に対しては、さらにア
ドレスカウンタ１６からの読み出しアドレス情報
も供給されており、ステイタスレジスタ１２から
の信号MPX２によつて、前記アドレスバスAB
を介して供給される書き込みアドレス情報と、前
記カウンタ１６からの読み出しアドレス情報との
一方を選択するようになつている。 上記第１の記憶部１３から読み出されるフレー
ムデータは、DAOバスに取り出され、セレクタ
１７およびデコーダ１８に供給されている。デコ
ーダ１８では、フレームデータの読み出し情報か
らエンドコードを検出し、このエンドコード検出
に伴ない１発パルスの読み出し終了信号MO１を
発生する。 一方、前記マルチプレクサ１１に供給されてい
る信号MPX１が「０」レベルの時には、フレー
ム単位のデータはDBIバスに取り出され、前記
DAIバスの場合と同様に構成される第２の記憶部
１９および書き込み終了検出デコーダ２０に供給
される。上記第２の記憶部１９は、前記第１の記
憶部１３と同容量で構成され、マルチプレクサ１
１より与えられるリード・ライト信号Ｒ／Ｗ２で
制御され、マルチプレクサ２１からの出力情報で
アドレス指定される。このマルチプレクサ２１に
は、書き込みアドレス情報がアドレスバスABを
介して供給されると共に、アドレスカウンタ２２
からのアドレス情報が供給され、信号MPX３に
よつて、その一方が選択される。 上記第２の記憶部１９から読み出された情報
は、DBOバスを介して、セレクタ１７および読
み出し終了検出デコーダ２３に供給される。セレ
クタ１７は、DAOバスあるいはDBOバスに取り
出されたフレームデータの一方を信号Ｓによつて
選択し、図示しないデイジタル／アナログ変換器
に供給し、さらにスピーカを介して音声として出
力するようになつている。 上記アドレスカウンタ１６，２２は、それぞれ
第１および第２の記憶部１３，１９の読み出し時
のアドレス情報を計数しているもので、共に計数
歩進用のクロツク信号CLKが供給されている。
そして、アドレスカウンタ１６，２２は、信号
CL１，CL２が「１」となつた時、それぞれのカ
ウンタの内容をクリアし計数歩進動作をするよう
になつており、記憶部１３および１９の最後のア
ドレスでクリアされ、さらに最初のアドレスから
計数歩進されるようになつている。 また、このアドレスカウンタ１６，２２には、
プリセツト信号Ｌ１，Ｌ２がそれぞれ供給され、
この信号Ｌ１、あるいはＬ２が「１」レベルにな
つた時に、カウンタ２２のアドレスをカウンタ１
６に、あるいはカウンタ１６の内容をカウンタ２
２にそれぞれ読み込み、プリセツトし、カウント
動作をするようになつている。 前記デコーダ１４，１８，２０，２３から発生
される書き込みあるいは読み出し終了信号MI１，
MO１，MI２，MO２は、ステイタスレジスタ１
２に供給されている。このステイタスレジスタ１
２は、上記信号MI１，MO１，MI２，MO２に
対応して、その信号をラツチする４個のフリツプ
フロツプFI１，FO１，FI２，FO２およびロジツ
ク回路（図示せず）から構成されている。そし
て、４個のフリツプフロツプFI１，FO１，FI
２，FO２の記憶状態および、前記終了信号の発
生に応じて、前述した信号MPX１，MPX２，
MPX３，Ｌ１，Ｌ２，CL１，CL２，Ｓおよび
フレーム単位のデータの供給を波形データ転送装
置に対して、停止させる指令信号WAITを発生
するようになるもので、第１表に示すような
「１」〜「９」の９組のステイトを設定する。そ
して、このステイト状態に応じて第２表に示すよ
うに、各信号のレベルが決定され発生されるもの
である。この場合、フリツプフロツプFI１，FO
１，FI２，FO２は４個とも「１」となる状態で
リセツトされるようになつている。
し、同期をとりながら出力するフレームバツフア
装置に関する。 一般に、音声、画像等のデイジタルデータは連
続するフレーム単位のデータから構成される。 しかるに、このようなフレーム単位のデータの
転送速度と、そのデータから実際の波形を生成す
る速度とが異なつている場合、転送されたデータ
をフレーム単位で、バツフア装置の一時記憶さ
せ、同期をとつてデータを出力し波形生成する必
要がある。 しかしながら、その場合も、フレーム単位のデ
ータの転送が波形の生成に追いつかない場合に
は、波形の欠落が生じることになる。 この発明は上記のような事情に鑑みてなされた
もので、フレーム単位のデータの転送がそのデー
タを受けて出力する出力装置の速度に追いつかな
い場合でもそれを補い、間断なくフレーム毎のデ
ータを出力装置から出力することができるフレー
ムバツフア装置を提供することを目的とする。 以下、図面を参照してこの発明の一実施例を説
明する。第１図はその構成を示すもので、このフ
レームバツフア装置を例えば音声合成装置に適用
した場合を示している。図において１１はマルチ
プレクサで、このマルチプレクサ１１には、図示
しない音声波形データ転送装置から例えば８ビツ
ト並列の波形データが供給されている。この波形
データは第２図に示すように、直列状に配列され
る８ビツト単位のデータ複数個で１フレームデー
タを構成しているもので、フレームの最後に例え
ば８ビツトがオール「１」の16進で「FF」で表
現されるエンドコードが書き込まれている。第３
図は、上記１フレーム内のデータの内容をモデル
化して示したもので、この場合１つの音声を形成
するアナログ波形データを生成するのに、複数の
デイジタル情報として記憶しているものである。 このように構成されるフレームデータは、８ビ
ツト並列で順次マルチプレクサ１１に供給されて
いる。さらに、このマルチプレクサ１１には、上
記データの転送に対応して、リード・ライト制御
指命信号Ｒ／Ｗが供給されている。上記フレーム
データは、後述するステイタスレジスタ１２か
ら、マルチプレクサ１１に供給されている信号
MPX１の論理レベル状態に応じて、第１および
第２の出力バスとなるDAIバスあるいはDBIバス
に分配切換えられるように取り出される。具体的
には信号MPX１が「１」レベルの状態では、フ
レームデータはDAIバスに取り出され、RAM
（ランダム・アクセス・メモリ）等で構成される
第１の記憶部１３およびデコーダ１４にそれぞれ
供給され、記憶部１３にはライト指令が与えられ
る。 デコーダ１４では、１フレームの終了を示すエ
ンドコードを検出した時に、１発パルスの書き込
み終了信号MI１を発生する。また、第１の記憶
部１３においては、フレームデータがDAIバスに
取り出されるのに対して、前記マルチプレクサ１
１から供給されるリード・ライト信号Ｒ／Ｗ１が
「１」レベルとなり、１フレーム分のデータが順
次書き込まれる。 このリード・ライト信号Ｒ／Ｗ１に対応して、
アドレスデータがアドレスバスABを介して、マ
ルチプレクサ１５に供給され、このマルチプレク
サ１５によつて、第１の記憶部１３の書き込みア
ドレスが指定される。 上記マルチプレクサ１５に対しては、さらにア
ドレスカウンタ１６からの読み出しアドレス情報
も供給されており、ステイタスレジスタ１２から
の信号MPX２によつて、前記アドレスバスAB
を介して供給される書き込みアドレス情報と、前
記カウンタ１６からの読み出しアドレス情報との
一方を選択するようになつている。 上記第１の記憶部１３から読み出されるフレー
ムデータは、DAOバスに取り出され、セレクタ
１７およびデコーダ１８に供給されている。デコ
ーダ１８では、フレームデータの読み出し情報か
らエンドコードを検出し、このエンドコード検出
に伴ない１発パルスの読み出し終了信号MO１を
発生する。 一方、前記マルチプレクサ１１に供給されてい
る信号MPX１が「０」レベルの時には、フレー
ム単位のデータはDBIバスに取り出され、前記
DAIバスの場合と同様に構成される第２の記憶部
１９および書き込み終了検出デコーダ２０に供給
される。上記第２の記憶部１９は、前記第１の記
憶部１３と同容量で構成され、マルチプレクサ１
１より与えられるリード・ライト信号Ｒ／Ｗ２で
制御され、マルチプレクサ２１からの出力情報で
アドレス指定される。このマルチプレクサ２１に
は、書き込みアドレス情報がアドレスバスABを
介して供給されると共に、アドレスカウンタ２２
からのアドレス情報が供給され、信号MPX３に
よつて、その一方が選択される。 上記第２の記憶部１９から読み出された情報
は、DBOバスを介して、セレクタ１７および読
み出し終了検出デコーダ２３に供給される。セレ
クタ１７は、DAOバスあるいはDBOバスに取り
出されたフレームデータの一方を信号Ｓによつて
選択し、図示しないデイジタル／アナログ変換器
に供給し、さらにスピーカを介して音声として出
力するようになつている。 上記アドレスカウンタ１６，２２は、それぞれ
第１および第２の記憶部１３，１９の読み出し時
のアドレス情報を計数しているもので、共に計数
歩進用のクロツク信号CLKが供給されている。
そして、アドレスカウンタ１６，２２は、信号
CL１，CL２が「１」となつた時、それぞれのカ
ウンタの内容をクリアし計数歩進動作をするよう
になつており、記憶部１３および１９の最後のア
ドレスでクリアされ、さらに最初のアドレスから
計数歩進されるようになつている。 また、このアドレスカウンタ１６，２２には、
プリセツト信号Ｌ１，Ｌ２がそれぞれ供給され、
この信号Ｌ１、あるいはＬ２が「１」レベルにな
つた時に、カウンタ２２のアドレスをカウンタ１
６に、あるいはカウンタ１６の内容をカウンタ２
２にそれぞれ読み込み、プリセツトし、カウント
動作をするようになつている。 前記デコーダ１４，１８，２０，２３から発生
される書き込みあるいは読み出し終了信号MI１，
MO１，MI２，MO２は、ステイタスレジスタ１
２に供給されている。このステイタスレジスタ１
２は、上記信号MI１，MO１，MI２，MO２に
対応して、その信号をラツチする４個のフリツプ
フロツプFI１，FO１，FI２，FO２およびロジツ
ク回路（図示せず）から構成されている。そし
て、４個のフリツプフロツプFI１，FO１，FI
２，FO２の記憶状態および、前記終了信号の発
生に応じて、前述した信号MPX１，MPX２，
MPX３，Ｌ１，Ｌ２，CL１，CL２，Ｓおよび
フレーム単位のデータの供給を波形データ転送装
置に対して、停止させる指令信号WAITを発生
するようになるもので、第１表に示すような
「１」〜「９」の９組のステイトを設定する。そ
して、このステイト状態に応じて第２表に示すよ
うに、各信号のレベルが決定され発生されるもの
である。この場合、フリツプフロツプFI１，FO
１，FI２，FO２は４個とも「１」となる状態で
リセツトされるようになつている。
【表】
【表】
【表】
第１表は、４つの信号MI１〜MO２および、
フリツプフロツプFI１〜FO２のとるうる状態を
掲げ示したものである。たとえば、ステイト１
は、フリツプフロツプFI１がセツト、すなわち
第１の記憶部１３に対する書き込みが終了した状
態で、かつ第２の記憶部１９に対する読み出しが
終了し、信号MO２が発生された時に設定され
る。ステイト２は、フリツプフロツプFO２が
「０」、すなわち第２の記憶部１９の読み出しの終
了していない状態で、かつ第１の記憶部１３に対
する書き込み終了信号が発生された時に設定され
る。以下ステイト８まで表の通り設定される。な
おステイト１では信号MI１，MO２が同時に発
生された場合も含まれている。同様に、ステイト
３では、信号MI２，MO１が同時に発生した場
合も含まれている。さらに、ステイト９は、書き
込みおよび読み出し終了信号MI１，MI２，MO
１，MO２のいずれも発していない時に設定され
る。 また、第２表においては、信号MPX１は、
「１」の状態で入力データをバスDAIに供給し、
MPX２およびMPX３はそれぞれ、「１」の状態
でアドレスカウンタ１６，２２からのデータを選
択する。さらに、信号Ｓは「１」でバスDAO側
を選択し、第１の記憶部１３から読み出されるよ
うになるものである。 このように構成されるフレームバツフア装置に
あつては、第１および第２の記憶部１３，１９に
対して、マルチプレクサ１１を介して、交互に１
フレーム分のデータが書きこまれる。それと同時
に、書き込み中でない方の記憶部１３，１９から
交互に１フレーム分のデータが、読み出されるよ
うになる。この場合、例えば、第１の記憶部１３
の読み出しが終了した時に、第２の記憶部１９に
対する書き込み終了のタイミングが一致していれ
ば不都合は生じない。 しかしながら、例えば、第１の記憶部１３に対
する読み出しが終了しているにもかかわらず、第
２の記憶部１９に対する書き込みが未終了である
ような場合も発生する。これを以下ケース１と称
する。また、逆に第１の記憶部１３読み出し中
に、第２の記憶部１９の書き込みが終了してしま
うような場合も発生する。これを以下ケース２と
称する。このような、ケース１および２のよう
に、記憶部１３，１９に対する読み出しおよび書
き込みの同期がとれない場合でも、このフレーム
バツフア装置は十分効果的に動作するようになつ
ている。 まずケース１について、第４図および第５図を
参照して説明する。例えば、タイミングt1で第１
の記憶部１３に対する書き込みが終了して、第２
の記憶部１９に対する読み出しが同時に終了した
とする。これはステイト１の状態であるので、ス
テイタスレジスタ１２から発生される信号MPX
１，MPX２，………が第２表で示したようなレ
ベルとなり、第１の記憶部１３からフレーム単位
のデータの読み出しが開始され、第２の記憶部１
９に対して、データの書き込みが開始される。そ
して、タイミングt2で、第１の記憶部１３からの
読み出しが終了し、信号MO１を発生する。この
時、第２の記憶部１９は書き込み中であるので、
フリツプフロツプFI２は、「０」状態となつてい
る。すなわちステイト８の状態に相当している。
なお、タイミングt1〜t2の間は、終了信号MI１，
MO１，MI２，MO２のいずれも発生されない状
態にあるので、ステイト９の状態となつている。
タイミングt2のステイト８の状態では、信号
MPX２，Ｓ，CL１が「１」レベルであるので、
再度第１の記憶部１３から同じフレームデータが
読み出される。 そして、タイミングt3で、第２の記憶部１９に
対する書き込みが終了すると、信号MI２を発生
する。この時、既にタイミングt2で信号MO１が
発生されており、フリツプフロツプFO１は「１」
をラツチした状態にあるので、ステイト７の状態
に相当している。このステイト７の状態では、第
１の記憶部１３に対して書き込みが開始される。
そして、第２の記憶部１９に対しては、信号Ｌ２
が「１」となり、アドレスカウンタ１６の内容が
アドレスカウンタ２２に供給され、第１の記憶部
１３の読み出し途中のアドレス情報を得て、第２
の記憶部１９の読み出しを開始する。すなわち、
第２の記憶部１９の書きこまれた１フレームのデ
ータの途中のアドレスから読み出されるようにな
る。そして、タイミングt4で、例えば第１の記憶
部１３に対する書き込みが終了し、同時に、第２
の記憶部１９に対する読み出しが終了したとする
と、ステイト１の状態となる。 このようにケース１の場合、第１の記憶部１３
内のデータを再度読み出し、第２の記憶部１９に
対する書き込みが終了した時点で、第１の記憶部
１３の読み出しアドレス情報を得て、第２の記憶
部１９の読み出しを開始するので、データ出力の
欠落が防止出来る。 また、ケース２について、第６図および第７図
を参照して説明する。例えばタイミングt1で、第
１の記憶部１３に対する書き込みが終了し、同時
に第２の記憶部１９に対する読み出しが終了した
とする。これはステイト１の状態にあり、第１の
記憶部１３からフレーム単位のデータの読み出し
が開始され、第２の記憶部１９に対して、フレー
ム単位のデータの書き込みが開始される。そし
て、タイミングt2で、第１の記憶部１３読み出し
中に、第２の記憶部１９に対する書き込みが終了
したとする。この状態は、フリツプフロツプFO
１が「０」で、第２の記憶部１９の書き込み終了
信号MI２が発生した場合であるので、ステイト
４の状態が設定される。このステイト４の状態で
は、信号WAITが「１」レベルとなり、フレー
ム単位のデータの転送の禁止指令を出す。そし
て、タイミングt3で、第１の記憶部１３の１フレ
ーム分のデータの読み出しが終了すると、読み出
し終了信号MO１を発生する。この場合、第２の
記憶部１９に対する書き込みはすでに終了してい
るので、フリツプフロツプFI２は「１」となつ
ている。すなわち、ステイト３の状態が設定され
る。このステイト３の状態では、上記信号
WAITが「０」レベルとなり、第１の記憶部１
３に対する書き込みが開始され、第２の記憶部１
９からの読み出しが開始される。そして、例えば
タイミングt4で、読み出しおよび書き込みが一致
して終了したとすると、ステイト１の状態とな
る。 このように、ケース２の場合には、第１の記憶
部１３読み出し中に、第２の記憶部１９の書き込
みが終了してしまつた場合に、波形データ転送を
一時禁止する信号WAITを発生し、第１の記憶
部１３の読み出しが終了した時点で、信号
WAITをクリアして、同期をとるようにしてい
る。 なお、ケース１および２において、第１および
第２の記憶部１３，１９を丁度入れ換えた場合も
発生するが上記同様に処理し得る。 また、このようなフレームバツフア装置は、ケ
ース１の場合に、これまで出力していたフレーム
のデータを読み出し、そして、そのフレームの途
中から本来読み出すべきデータが出力されること
になるが、音声情報あるいは画像情報等は近接す
るフレームのデータが相似している為、有効に動
作するものである。 以上述べたように、この発明によれば、フレー
ム単位のデータの入力が、出力速度に追いつかな
い場合でもそれを補い、間断なくフレーム単位の
データを出力装置から出力することができるとい
う優れた効果を奏する。
フリツプフロツプFI１〜FO２のとるうる状態を
掲げ示したものである。たとえば、ステイト１
は、フリツプフロツプFI１がセツト、すなわち
第１の記憶部１３に対する書き込みが終了した状
態で、かつ第２の記憶部１９に対する読み出しが
終了し、信号MO２が発生された時に設定され
る。ステイト２は、フリツプフロツプFO２が
「０」、すなわち第２の記憶部１９の読み出しの終
了していない状態で、かつ第１の記憶部１３に対
する書き込み終了信号が発生された時に設定され
る。以下ステイト８まで表の通り設定される。な
おステイト１では信号MI１，MO２が同時に発
生された場合も含まれている。同様に、ステイト
３では、信号MI２，MO１が同時に発生した場
合も含まれている。さらに、ステイト９は、書き
込みおよび読み出し終了信号MI１，MI２，MO
１，MO２のいずれも発していない時に設定され
る。 また、第２表においては、信号MPX１は、
「１」の状態で入力データをバスDAIに供給し、
MPX２およびMPX３はそれぞれ、「１」の状態
でアドレスカウンタ１６，２２からのデータを選
択する。さらに、信号Ｓは「１」でバスDAO側
を選択し、第１の記憶部１３から読み出されるよ
うになるものである。 このように構成されるフレームバツフア装置に
あつては、第１および第２の記憶部１３，１９に
対して、マルチプレクサ１１を介して、交互に１
フレーム分のデータが書きこまれる。それと同時
に、書き込み中でない方の記憶部１３，１９から
交互に１フレーム分のデータが、読み出されるよ
うになる。この場合、例えば、第１の記憶部１３
の読み出しが終了した時に、第２の記憶部１９に
対する書き込み終了のタイミングが一致していれ
ば不都合は生じない。 しかしながら、例えば、第１の記憶部１３に対
する読み出しが終了しているにもかかわらず、第
２の記憶部１９に対する書き込みが未終了である
ような場合も発生する。これを以下ケース１と称
する。また、逆に第１の記憶部１３読み出し中
に、第２の記憶部１９の書き込みが終了してしま
うような場合も発生する。これを以下ケース２と
称する。このような、ケース１および２のよう
に、記憶部１３，１９に対する読み出しおよび書
き込みの同期がとれない場合でも、このフレーム
バツフア装置は十分効果的に動作するようになつ
ている。 まずケース１について、第４図および第５図を
参照して説明する。例えば、タイミングt1で第１
の記憶部１３に対する書き込みが終了して、第２
の記憶部１９に対する読み出しが同時に終了した
とする。これはステイト１の状態であるので、ス
テイタスレジスタ１２から発生される信号MPX
１，MPX２，………が第２表で示したようなレ
ベルとなり、第１の記憶部１３からフレーム単位
のデータの読み出しが開始され、第２の記憶部１
９に対して、データの書き込みが開始される。そ
して、タイミングt2で、第１の記憶部１３からの
読み出しが終了し、信号MO１を発生する。この
時、第２の記憶部１９は書き込み中であるので、
フリツプフロツプFI２は、「０」状態となつてい
る。すなわちステイト８の状態に相当している。
なお、タイミングt1〜t2の間は、終了信号MI１，
MO１，MI２，MO２のいずれも発生されない状
態にあるので、ステイト９の状態となつている。
タイミングt2のステイト８の状態では、信号
MPX２，Ｓ，CL１が「１」レベルであるので、
再度第１の記憶部１３から同じフレームデータが
読み出される。 そして、タイミングt3で、第２の記憶部１９に
対する書き込みが終了すると、信号MI２を発生
する。この時、既にタイミングt2で信号MO１が
発生されており、フリツプフロツプFO１は「１」
をラツチした状態にあるので、ステイト７の状態
に相当している。このステイト７の状態では、第
１の記憶部１３に対して書き込みが開始される。
そして、第２の記憶部１９に対しては、信号Ｌ２
が「１」となり、アドレスカウンタ１６の内容が
アドレスカウンタ２２に供給され、第１の記憶部
１３の読み出し途中のアドレス情報を得て、第２
の記憶部１９の読み出しを開始する。すなわち、
第２の記憶部１９の書きこまれた１フレームのデ
ータの途中のアドレスから読み出されるようにな
る。そして、タイミングt4で、例えば第１の記憶
部１３に対する書き込みが終了し、同時に、第２
の記憶部１９に対する読み出しが終了したとする
と、ステイト１の状態となる。 このようにケース１の場合、第１の記憶部１３
内のデータを再度読み出し、第２の記憶部１９に
対する書き込みが終了した時点で、第１の記憶部
１３の読み出しアドレス情報を得て、第２の記憶
部１９の読み出しを開始するので、データ出力の
欠落が防止出来る。 また、ケース２について、第６図および第７図
を参照して説明する。例えばタイミングt1で、第
１の記憶部１３に対する書き込みが終了し、同時
に第２の記憶部１９に対する読み出しが終了した
とする。これはステイト１の状態にあり、第１の
記憶部１３からフレーム単位のデータの読み出し
が開始され、第２の記憶部１９に対して、フレー
ム単位のデータの書き込みが開始される。そし
て、タイミングt2で、第１の記憶部１３読み出し
中に、第２の記憶部１９に対する書き込みが終了
したとする。この状態は、フリツプフロツプFO
１が「０」で、第２の記憶部１９の書き込み終了
信号MI２が発生した場合であるので、ステイト
４の状態が設定される。このステイト４の状態で
は、信号WAITが「１」レベルとなり、フレー
ム単位のデータの転送の禁止指令を出す。そし
て、タイミングt3で、第１の記憶部１３の１フレ
ーム分のデータの読み出しが終了すると、読み出
し終了信号MO１を発生する。この場合、第２の
記憶部１９に対する書き込みはすでに終了してい
るので、フリツプフロツプFI２は「１」となつ
ている。すなわち、ステイト３の状態が設定され
る。このステイト３の状態では、上記信号
WAITが「０」レベルとなり、第１の記憶部１
３に対する書き込みが開始され、第２の記憶部１
９からの読み出しが開始される。そして、例えば
タイミングt4で、読み出しおよび書き込みが一致
して終了したとすると、ステイト１の状態とな
る。 このように、ケース２の場合には、第１の記憶
部１３読み出し中に、第２の記憶部１９の書き込
みが終了してしまつた場合に、波形データ転送を
一時禁止する信号WAITを発生し、第１の記憶
部１３の読み出しが終了した時点で、信号
WAITをクリアして、同期をとるようにしてい
る。 なお、ケース１および２において、第１および
第２の記憶部１３，１９を丁度入れ換えた場合も
発生するが上記同様に処理し得る。 また、このようなフレームバツフア装置は、ケ
ース１の場合に、これまで出力していたフレーム
のデータを読み出し、そして、そのフレームの途
中から本来読み出すべきデータが出力されること
になるが、音声情報あるいは画像情報等は近接す
るフレームのデータが相似している為、有効に動
作するものである。 以上述べたように、この発明によれば、フレー
ム単位のデータの入力が、出力速度に追いつかな
い場合でもそれを補い、間断なくフレーム単位の
データを出力装置から出力することができるとい
う優れた効果を奏する。
第１図はこの発明の一実施例に係るフレームバ
ツフア装置の構成図、第２図は上記フレームバツ
フア装置に供給されるフレーム単位のデータの構
成を示す図、第３図は上記フレーム単位のデータ
の内容を説明する為の図、第４図乃至第７図は上
記フレームバツフア装置における動作を説明する
為の図である。 １２……ステイタスレジスタ、１３，１９……
第１および第２の記憶部、１４，１８，２０，２
３……デコーダ、１５，２１……マルチプレク
サ、１６，２２……アドレスカウンタ、１７……
セレクタ。
ツフア装置の構成図、第２図は上記フレームバツ
フア装置に供給されるフレーム単位のデータの構
成を示す図、第３図は上記フレーム単位のデータ
の内容を説明する為の図、第４図乃至第７図は上
記フレームバツフア装置における動作を説明する
為の図である。 １２……ステイタスレジスタ、１３，１９……
第１および第２の記憶部、１４，１８，２０，２
３……デコーダ、１５，２１……マルチプレク
サ、１６，２２……アドレスカウンタ、１７……
セレクタ。
Claims (1)
- 【特許請求の範囲】 １ 第１、第２の記憶手段を備え、この記憶手段
の一方が読み出し動作をしている際は他方が書き
込み動作をすることによりフレーム単位のデータ
を連続して入出力するフレームバツフア装置に於
て、 上記第１、第２の記憶手段のうち、一方が読み
出し動作を終了したにも拘らず他方が書き込み動
作を終了していない場合、上記一方の記憶手段の
先頭アドレスから上記フレーム単位のデータを再
び読み出す第１の制御手段と、 その後上記他方の記憶手段の書き込み動作が終
了した際、その時点の上記一方の記憶手段のアド
レスに対応する上記他方の記憶手段のアドレスか
ら該他方の記憶手段の読み出しを開始させる第２
の制御手段と を具備したことを特徴とするフレームバツフア装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4902480A JPS56144500A (en) | 1980-04-14 | 1980-04-14 | Flame buffer unit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4902480A JPS56144500A (en) | 1980-04-14 | 1980-04-14 | Flame buffer unit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56144500A JPS56144500A (en) | 1981-11-10 |
| JPS6355719B2 true JPS6355719B2 (ja) | 1988-11-04 |
Family
ID=12819536
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4902480A Granted JPS56144500A (en) | 1980-04-14 | 1980-04-14 | Flame buffer unit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56144500A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2532363B2 (ja) * | 1984-06-22 | 1996-09-11 | 松下電器産業株式会社 | 遅延装置 |
| JPS617481A (ja) * | 1984-06-22 | 1986-01-14 | Mitsubishi Precision Co Ltd | 水中連続音模擬装置 |
-
1980
- 1980-04-14 JP JP4902480A patent/JPS56144500A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56144500A (en) | 1981-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3979716B2 (ja) | クロック同期型メモリ装置及びそのスケジューラ回路 | |
| KR101664486B1 (ko) | 메모리 제어 장치 | |
| JPH1064257A (ja) | 半導体記憶装置 | |
| JP2976429B2 (ja) | アドレス制御回路 | |
| JPH05135583A (ja) | メモリアクセス方式 | |
| US6259652B1 (en) | Synchronous integrated memory | |
| JPS6355719B2 (ja) | ||
| JPH06149662A (ja) | Ｒｏｍバースト転送の連続読みだし拡大方式およびその方式を用いたｒｏｍ内蔵型マイクロコンピュータシステム | |
| JP3288327B2 (ja) | 映像メモリ回路 | |
| JPH0784870A (ja) | 記憶回路 | |
| JPH08149160A (ja) | データ受信装置 | |
| JPH10340596A (ja) | データ記憶装置および半導体記憶装置 | |
| JP2001109442A (ja) | 映像信号処理回路 | |
| JP2797836B2 (ja) | ダブルバッファメモリ方式 | |
| JPS58208980A (ja) | キユ−メモリ回路 | |
| JP3332639B2 (ja) | 音声記録再生装置用メモリのリード／ライト制御方法及び制御回路 | |
| JPS59151371A (ja) | 半導体メモリ素子 | |
| JPS62191945A (ja) | 記憶装置 | |
| JPS5916049A (ja) | バツフア回路 | |
| JP2005250498A (ja) | 映像信号処理回路 | |
| KR930007016B1 (ko) | 판독수정기록(Read Modify Write, RMW)사이클 지원을 위한 잠금 처리회로 | |
| JPS59156097A (ja) | 時分割スイツチの出力制御方式 | |
| JPH05210566A (ja) | メモリ装置及びメモリのデータ読取り／書込み方法 | |
| JPH08235855A (ja) | クロック同期型半導体記憶装置およびそのアクセス方法 | |
| JPH11232788A (ja) | データ処理方法および装置、データ処理装置の動作制御方法および装置 |