JPS6356655A - パタ−ン形成方法 - Google Patents
パタ−ン形成方法Info
- Publication number
- JPS6356655A JPS6356655A JP61199116A JP19911686A JPS6356655A JP S6356655 A JPS6356655 A JP S6356655A JP 61199116 A JP61199116 A JP 61199116A JP 19911686 A JP19911686 A JP 19911686A JP S6356655 A JPS6356655 A JP S6356655A
- Authority
- JP
- Japan
- Prior art keywords
- film
- pattern
- resist
- etching
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/004—Photosensitive materials
- G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
- G03F7/095—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having more than one photosensitive layer
Landscapes
- Engineering & Computer Science (AREA)
- Architecture (AREA)
- Structural Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
芳香族ビニル化合物重合体を素材とするネガレジストを
基板に塗布し、遠紫外線、Ｘ線、荷電粒子線等で露光す
ることにより多層レジストプロセスの下層膜として使用
するパターン形成方法。
基板に塗布し、遠紫外線、Ｘ線、荷電粒子線等で露光す
ることにより多層レジストプロセスの下層膜として使用
するパターン形成方法。
本発明は、パターン形成方法に関するものであり、さら
に詳しく述べるならば、近年益々微細化しつつあるレジ
ストのパターンを多層プロセスで形成する方法に関する
ものである。
に詳しく述べるならば、近年益々微細化しつつあるレジ
ストのパターンを多層プロセスで形成する方法に関する
ものである。
レジストのパターン形成方法として、従来レジストを単
層で用い、これをパターンニングして得たパターンをエ
ツチング等のマスクとする方法が一般的であった。しか
しながら、半導体集積回路のデザインルール微細化、被
エツチング材料の難エツチング材料化が進んだために、
単層レジストによるパターン形成は限界に来ている。
層で用い、これをパターンニングして得たパターンをエ
ツチング等のマスクとする方法が一般的であった。しか
しながら、半導体集積回路のデザインルール微細化、被
エツチング材料の難エツチング材料化が進んだために、
単層レジストによるパターン形成は限界に来ている。
その対策として、パイレベル、トリレベル等の多層レジ
ストプロセスによるパターン形成が進められ、実用化さ
れつつある。この多層レジストプロセスによるパターン
形成の基本的考え方は、下層レジスト膜を十分にエツチ
ングに耐えうる膜厚とし、上層レジスト膜あるいは中間
膜をエツチングできる膜厚とすることによって、レジス
トに必要とされる機能を、下層レジスト膜とそれ以外の
層とに機能分離し、以て高解像度およびすぐれた耐エツ
チング性を有するレジストパターンを形成するところに
ある。
ストプロセスによるパターン形成が進められ、実用化さ
れつつある。この多層レジストプロセスによるパターン
形成の基本的考え方は、下層レジスト膜を十分にエツチ
ングに耐えうる膜厚とし、上層レジスト膜あるいは中間
膜をエツチングできる膜厚とすることによって、レジス
トに必要とされる機能を、下層レジスト膜とそれ以外の
層とに機能分離し、以て高解像度およびすぐれた耐エツ
チング性を有するレジストパターンを形成するところに
ある。
本発明者等は多層レジストプロセスを電子ビームにより
露光することを試み、次のような多層レジストについて
実験を行なった。
露光することを試み、次のような多層レジストについて
実験を行なった。
（１）上層レジスト膜・・・ＰＭＳＳ・・・・・・・・
・０．２μｍ下層レジスト膜・・・０ＦＰＲ−８００・
・・２．０μｍＰＭＳＳはシリル化ポリメチルセスキオ
キサンを指し、Ｏｔのプラズマエツチングに対する耐性
が高い物質である。０ＦＰＲ−８００は東京応化製ノボ
ラック系レジストであり、Ａ１のエツチングに多用され
ている。
・０．２μｍ下層レジスト膜・・・０ＦＰＲ−８００・
・・２．０μｍＰＭＳＳはシリル化ポリメチルセスキオ
キサンを指し、Ｏｔのプラズマエツチングに対する耐性
が高い物質である。０ＦＰＲ−８００は東京応化製ノボ
ラック系レジストであり、Ａ１のエツチングに多用され
ている。
（２）上層レジスト膜・・・ＰＭＳＳ・・・・・・・・
・０．２μｍ下層レジスト膜・・・ＣＭＲ−１００・・
・２．０μｍＣＭＲ−１００は富士通研究所製ＰＭＭ＾
系レジストである。
・０．２μｍ下層レジスト膜・・・ＣＭＲ−１００・・
・２．０μｍＣＭＲ−１００は富士通研究所製ＰＭＭ＾
系レジストである。
（３）上層レジスト膜・・・ＣＭＳ・・・・・・・・・
０．５μｍ中間膜・・・・・・・・・・・・・・・５ｉ
Ｏｚ・・・・・・・・・０．２μｍ下層レジスト膜・・
・０ＦＰＲ−８００・・・２．０μｍＣＭＳはクロルメ
チル化ポリスチレンである。
０．５μｍ中間膜・・・・・・・・・・・・・・・５ｉ
Ｏｚ・・・・・・・・・０．２μｍ下層レジスト膜・・
・０ＦＰＲ−８００・・・２．０μｍＣＭＳはクロルメ
チル化ポリスチレンである。
（４）上層レジスト膜・・・ＣＭＲ−１００・・・０．
５μｍ中間膜・・・・・・・・・・・・・・・５ｉ（ｈ
・・・・・・・・・０．２μｍ下層レジスト膜・・・０
ＦＰＲ−８００・・・２．０μｍこれらの多層レジスト
について実験の結果、０ＦＰＲ−８００やＣＭＲ−１０
０等の有機系レジストを使用し、また電子ビーム露光に
より上層レジスト膜および中間膜の露光を行なったとこ
ろ、チャージアップ現象が生じた。即ち、電子ビームを
レジスト膜に走査して露光する際に、以前の走査により
レジスト膜に照射された電子がレジスト膜に残存し、走
査中の電子ビームに斥力を与える結果、電子ビームが曲
げられ、そして位置合わせマークの検出不良やパターン
の位置ずれが生じた。なお上層レジスト膜および中間膜
をマスクにした下層膜のエツチングは酸素プラズマエツ
チングで行なった。
５μｍ中間膜・・・・・・・・・・・・・・・５ｉ（ｈ
・・・・・・・・・０．２μｍ下層レジスト膜・・・０
ＦＰＲ−８００・・・２．０μｍこれらの多層レジスト
について実験の結果、０ＦＰＲ−８００やＣＭＲ−１０
０等の有機系レジストを使用し、また電子ビーム露光に
より上層レジスト膜および中間膜の露光を行なったとこ
ろ、チャージアップ現象が生じた。即ち、電子ビームを
レジスト膜に走査して露光する際に、以前の走査により
レジスト膜に照射された電子がレジスト膜に残存し、走
査中の電子ビームに斥力を与える結果、電子ビームが曲
げられ、そして位置合わせマークの検出不良やパターン
の位置ずれが生じた。なお上層レジスト膜および中間膜
をマスクにした下層膜のエツチングは酸素プラズマエツ
チングで行なった。
−最に、下層レジスト膜として使用されている０ＦＰＲ
−８００、ＣＭＲ−１００等の有機膜は塩素系ドライエ
ツチング剤に対する耐エツチング性があまり良くないた
め、下層レジスト膜として実験で採用した２、０μｍの
膜厚は塩素系ドライエツチングの場合は不充分であり、
４μｍ程度の膜厚を必要とする。
−８００、ＣＭＲ−１００等の有機膜は塩素系ドライエ
ツチング剤に対する耐エツチング性があまり良くないた
め、下層レジスト膜として実験で採用した２、０μｍの
膜厚は塩素系ドライエツチングの場合は不充分であり、
４μｍ程度の膜厚を必要とする。
このような高アスペクト比のレジスト膜はパターン倒壊
や微細パターン部分のエツチング不均一性を生じる。
や微細パターン部分のエツチング不均一性を生じる。
本発明は、荷電媒体による露光時にチャージアップ現象
を招かず、また、すぐれた耐エツチング性を有するレジ
ストによるパターン形成方法を提供することを目的とす
る。
を招かず、また、すぐれた耐エツチング性を有するレジ
ストによるパターン形成方法を提供することを目的とす
る。
本発明者は、芳香族ビニル化合物重合体は、荷電媒体に
よる露光時にチャージアップ現象を招かない素材である
こと、また耐エツチング性にすぐれていること、を見出
したが、解決すべき新たな問題点として芳香族ビニル化
合物重合体は通常ネガレジストとして使用されている物
質であるため、これを下層レジスト膜として使用すると
、上層レジトス膜もしくは中間膜塗布時に下層レジスト
膜が溶解する溶解性に問題があることを見出した。
よる露光時にチャージアップ現象を招かない素材である
こと、また耐エツチング性にすぐれていること、を見出
したが、解決すべき新たな問題点として芳香族ビニル化
合物重合体は通常ネガレジストとして使用されている物
質であるため、これを下層レジスト膜として使用すると
、上層レジトス膜もしくは中間膜塗布時に下層レジスト
膜が溶解する溶解性に問題があることを見出した。
これを解決する手段として、遠紫外線、荷電粒子線（電
子線、イオン線等）、Ｘ線等、を芳香族ビニル化合物重
合体に照射すると、芳香族ビニル化合物重合体が上層レ
ジスト膜もしくは中間膜（レジスト）に対して不溶化さ
せる方法を考案した。
子線、イオン線等）、Ｘ線等、を芳香族ビニル化合物重
合体に照射すると、芳香族ビニル化合物重合体が上層レ
ジスト膜もしくは中間膜（レジスト）に対して不溶化さ
せる方法を考案した。
本発明において、芳香族ビニル化合物重合体としては、
ベンゼン、トルエン、キシレン、エチルベンゼン、パラ
テルフェニル、ジフェニルメタン、スチレン、プロピル
ベンゼン、安息香酸などと、ビニルとの重合体であって
、ネガレジストとして使用可能なものを、使用すること
ができる。チャージアップ現象が特に抑制された好まし
い芳香族ビニル化合物重合体は、ビニル基の一部がハロ
ゲン、特に塩素、で置換されたものである。芳香族ビニ
ル化合物重合体は下層レジスト膜として基板に塗布する
。その厚さは、被エツチング材料にもよるが、難エツチ
ング性のＡｌ−Ｃｕ合金の場合で２μｍ以下である。こ
のような薄い膜厚が可能になったのは、紫外線等により
照射を受けた芳香族ビニル化合物重合体は下地基板のエ
ッチャントに対して高い耐エツチング性を有するためで
ある。
ベンゼン、トルエン、キシレン、エチルベンゼン、パラ
テルフェニル、ジフェニルメタン、スチレン、プロピル
ベンゼン、安息香酸などと、ビニルとの重合体であって
、ネガレジストとして使用可能なものを、使用すること
ができる。チャージアップ現象が特に抑制された好まし
い芳香族ビニル化合物重合体は、ビニル基の一部がハロ
ゲン、特に塩素、で置換されたものである。芳香族ビニ
ル化合物重合体は下層レジスト膜として基板に塗布する
。その厚さは、被エツチング材料にもよるが、難エツチ
ング性のＡｌ−Ｃｕ合金の場合で２μｍ以下である。こ
のような薄い膜厚が可能になったのは、紫外線等により
照射を受けた芳香族ビニル化合物重合体は下地基板のエ
ッチャントに対して高い耐エツチング性を有するためで
ある。
上層レジスト膜は公知の多層レジストプロセスで使用さ
れている、上層レジスト膜および中間膜の任意のものを
使用することができる。すなわち、下地の芳香族ビニル
化合物重合体の作用によって上層、中間膜の物質がチャ
ージアップ性をもっていたとしても、レジスト膜全体で
のチャージアンプ性は軽減される。しかしながら、上層
レジスト膜があまり厚くなりすぎるのはチャージアップ
性のみならず、解像性の観点からも好ましくはない。
れている、上層レジスト膜および中間膜の任意のものを
使用することができる。すなわち、下地の芳香族ビニル
化合物重合体の作用によって上層、中間膜の物質がチャ
ージアップ性をもっていたとしても、レジスト膜全体で
のチャージアンプ性は軽減される。しかしながら、上層
レジスト膜があまり厚くなりすぎるのはチャージアップ
性のみならず、解像性の観点からも好ましくはない。
よって上層レジスト膜（中間膜も含む）の厚さはピンホ
ールや下層膜のエツチングにおける選択比等の条件から
決定されたなるべく薄い膜であることが好ましい０本発
明による多層レジストプロセスは、近年開発されつつあ
るシリコン含をポリマーレジストを上層レジスト膜とす
る二層レジスト法に適用すると、シリコン含有ポリマー
レジストのすぐれた耐酸素エツチング性により膜厚が薄
くでき、芳香族ビニル化合物重合体が薄い膜厚とチャー
ジアップ性軽減を実現するので、アスペクト比が小さい
ファインパターンが形成されるとともに、難エツチング
材料のファインパターンも容易に作られるようになるこ
とが期待される。
ールや下層膜のエツチングにおける選択比等の条件から
決定されたなるべく薄い膜であることが好ましい０本発
明による多層レジストプロセスは、近年開発されつつあ
るシリコン含をポリマーレジストを上層レジスト膜とす
る二層レジスト法に適用すると、シリコン含有ポリマー
レジストのすぐれた耐酸素エツチング性により膜厚が薄
くでき、芳香族ビニル化合物重合体が薄い膜厚とチャー
ジアップ性軽減を実現するので、アスペクト比が小さい
ファインパターンが形成されるとともに、難エツチング
材料のファインパターンも容易に作られるようになるこ
とが期待される。
上層レジスト膜（中間膜も含む）のパターンニング方法
は、電子ビーム、イオン線等の荷電粒子露光による。
は、電子ビーム、イオン線等の荷電粒子露光による。
以下、本発明の詳細な説明する。
！立聞上
ＣＭＳ （クロロメチル化ポリスチレン）をアルミニウ
ム基板に２．０μｍの厚さに塗布し、１００ｔ：、２０
分の条件でベークし、遠紫外光（Ｘｅ−Ｈｇランプ、５
００Ｗ）で２０秒間露光した。次に、ＰＭＳＳをＣＭＳ
に０．２ ｐ ｍの厚さに塗布し、８０’Ｃｌ２Ｏ分間
の条件でベータし、電子ビーム（２０ｋＶ）テ５ Ｘ
１０−６Ｃ／ｃｄの露光量で所定のパターンを露光した
。続いて、ＭｉＢＫ （メチルイソブチルケトン）ニハ
ターンを１分間ディップし、次にＩＰＡ（イソプロピル
アルコール）で３０秒間ディップ、リンスした。最後に
、プラズマエツチング装置（ｒｆパワー３００Ｗ、 ０
ｘ−１００ｓｅｃ１１．圧力−〇、０２ｔｏｒｒ）でエ
ツチングを行ない、０．３μｍライン、０．３μｍスペ
ースのパターンを形成した。
ム基板に２．０μｍの厚さに塗布し、１００ｔ：、２０
分の条件でベークし、遠紫外光（Ｘｅ−Ｈｇランプ、５
００Ｗ）で２０秒間露光した。次に、ＰＭＳＳをＣＭＳ
に０．２ ｐ ｍの厚さに塗布し、８０’Ｃｌ２Ｏ分間
の条件でベータし、電子ビーム（２０ｋＶ）テ５ Ｘ
１０−６Ｃ／ｃｄの露光量で所定のパターンを露光した
。続いて、ＭｉＢＫ （メチルイソブチルケトン）ニハ
ターンを１分間ディップし、次にＩＰＡ（イソプロピル
アルコール）で３０秒間ディップ、リンスした。最後に
、プラズマエツチング装置（ｒｆパワー３００Ｗ、 ０
ｘ−１００ｓｅｃ１１．圧力−〇、０２ｔｏｒｒ）でエ
ツチングを行ない、０．３μｍライン、０．３μｍスペ
ースのパターンを形成した。
このパターンを利用してＡｌ−２％Ｃｕ合金膜（厚さ一
１μｍ）をプラズマ装置（ｒｒパワー４００Ｗ％ ５ｉ
Ｃ１４１００ｓｃｃｎ −、ＣＩ ２−３０３ＣＣ１１
％圧’ｊＪ −０，０２ｔｏｒｒ）で４分間エツチング
した。この条件でエツチングは可能であり、レジストの
灰化量はＣＭＳが１．２μｍであった。また、パターン
ずれは０．１０μｍ以下であった。
１μｍ）をプラズマ装置（ｒｒパワー４００Ｗ％ ５ｉ
Ｃ１４１００ｓｃｃｎ −、ＣＩ ２−３０３ＣＣ１１
％圧’ｊＪ −０，０２ｔｏｒｒ）で４分間エツチング
した。この条件でエツチングは可能であり、レジストの
灰化量はＣＭＳが１．２μｍであった。また、パターン
ずれは０．１０μｍ以下であった。
１蓋１
α−Ｍ化ＣＭＳ（東洋曹達工）をアルミニウム基板に２
．０μｍの厚さに塗布し、１００℃、２０分の条件でベ
ータし、遠紫外光（Ｘｅ−Ｈｇランプ、５００Ｗ）で２
分露光した。次に、ＰＭＳＳをα−Ｍ化ＣＭＳに０．２
ｐ ｍの厚さに塗布し、８０℃、２０分間の条件でベ
ータした。以下、実施例１と同様な条件で電子ビーム露
光し、ＭｉＢに、ＩＰＡディップ、およびプラズマエツ
チングを行ない、０．３μｍライン、０．３μｍスペー
スのパターンを形成した。
．０μｍの厚さに塗布し、１００℃、２０分の条件でベ
ータし、遠紫外光（Ｘｅ−Ｈｇランプ、５００Ｗ）で２
分露光した。次に、ＰＭＳＳをα−Ｍ化ＣＭＳに０．２
ｐ ｍの厚さに塗布し、８０℃、２０分間の条件でベ
ータした。以下、実施例１と同様な条件で電子ビーム露
光し、ＭｉＢに、ＩＰＡディップ、およびプラズマエツ
チングを行ない、０．３μｍライン、０．３μｍスペー
スのパターンを形成した。
スｍ
ＣＭＳをアルミニウム基板に２．０μｍの厚さに塗布し
、１００℃、２０分の条件でベータし、遠紫外光（Ｘｅ
−Ｈｇランプ、５００Ｗ）で２０秒間露光した。次に、
ＯＣＤ （東京応化）をＣＭ Ｓに０、２μｍの厚さに
塗布し、２００℃、２０分間の条件でベークし、さらに
ＣＭＳを０．５μｍの厚さに塗布し、１００℃、２０分
の条件でプリベークし、電子ビーム（２０ｋＶ）でＩ
Ｘ １０−’Ｃ／ａ！Ｉの露光量で所定のパターンを露
光した。さらに、アセトン／ＩＰＡ＝１０／１ （容量
比）で６０秒現像し、ＩＰＡで３０秒現像し、引き続き
、プラズマエツチング装置（ｒｆパワー３００Ｗ、 Ｃ
Ｆ、−２００３ＣＣ１ｍｓ圧カー０．３ ｔｏｒｒ）で
２分間中間膜のＯＣＤをエツチングした。最後に、プラ
ズマエツチング装置（ｒｆパワー３００Ｗ、 Ｏｘ −
１００ｓｃｃｉ 、圧力−０，０２ｔｏｒｒ）でエツチ
ングを行ない、０．３ ｐ ｍライン、０．３μｍスペ
ースのパターンを形成した。
、１００℃、２０分の条件でベータし、遠紫外光（Ｘｅ
−Ｈｇランプ、５００Ｗ）で２０秒間露光した。次に、
ＯＣＤ （東京応化）をＣＭ Ｓに０、２μｍの厚さに
塗布し、２００℃、２０分間の条件でベークし、さらに
ＣＭＳを０．５μｍの厚さに塗布し、１００℃、２０分
の条件でプリベークし、電子ビーム（２０ｋＶ）でＩ
Ｘ １０−’Ｃ／ａ！Ｉの露光量で所定のパターンを露
光した。さらに、アセトン／ＩＰＡ＝１０／１ （容量
比）で６０秒現像し、ＩＰＡで３０秒現像し、引き続き
、プラズマエツチング装置（ｒｆパワー３００Ｗ、 Ｃ
Ｆ、−２００３ＣＣ１ｍｓ圧カー０．３ ｔｏｒｒ）で
２分間中間膜のＯＣＤをエツチングした。最後に、プラ
ズマエツチング装置（ｒｆパワー３００Ｗ、 Ｏｘ −
１００ｓｃｃｉ 、圧力−０，０２ｔｏｒｒ）でエツチ
ングを行ない、０．３ ｐ ｍライン、０．３μｍスペ
ースのパターンを形成した。
１差■↓
この実施例は第２層レジストＣＭＲ−１００にした以外
は殆ど実施例３と同様である。
は殆ど実施例３と同様である。
ＣＭＳをアルミニウム基板に２．０μｍの厚さに塗布し
、１００℃、２０分の条件でベータし、遠紫外光（Ｘｅ
−Ｈｇランプ、５００Ｗ）で２０秒間露光した。次に、
ＯＣＤを０．２μｍの厚さに塗布し、２００℃、２０分
の条件でベータし、さらにＣ門Ｒ−１００を０．５μｍ
の厚さに塗布し、１７０℃、２０分の条件でプリベーク
し、電子ビーム（２０ｋＶ）で３ Ｘ １０−ＳＣ／ｃ
ｄの露光量で所定のパターンを露光した。さらに、Ｍｉ
ＢＫ／酢酸工≠ル＝１／１ （容量比）に６０秒ディ
ップし、以下実施例３と同様に、プラズマエツチングと
ｒｆエツチングを行なった。
、１００℃、２０分の条件でベータし、遠紫外光（Ｘｅ
−Ｈｇランプ、５００Ｗ）で２０秒間露光した。次に、
ＯＣＤを０．２μｍの厚さに塗布し、２００℃、２０分
の条件でベータし、さらにＣ門Ｒ−１００を０．５μｍ
の厚さに塗布し、１７０℃、２０分の条件でプリベーク
し、電子ビーム（２０ｋＶ）で３ Ｘ １０−ＳＣ／ｃ
ｄの露光量で所定のパターンを露光した。さらに、Ｍｉ
ＢＫ／酢酸工≠ル＝１／１ （容量比）に６０秒ディ
ップし、以下実施例３と同様に、プラズマエツチングと
ｒｆエツチングを行なった。
北較炎上
１．０μｍＡｌ−２％Ｃｕ（上層） ／ Ｓ ｉ Ｏｚ
（中間層）／Ｓｉｎ、ウェハー（基板）に叶ＰＲ−Ｂｏ
ｏを２．０μｍの厚さに塗布し、２００℃、３０分の条
件でベータし、ＰＭＳＳレジストを０．２μｍの厚さに
塗布し、８０℃、２０分の条件でベータし、電子ビー４
（２０ｋＶ） で５Ｘ １０−６Ｃ／ｃ＃）＋ｆｌｔ
で所定のパターンを露光した。さらに、続いて、ＭｉＢ
ににパターンを１分間ディップし、次にＩＰＡで３０秒
間ディップ、リンスした。最後に、プラズマエツチング
装置（ｒｆパワー３００Ｗ、０２０２−１Ｏ０ｓｃ 、
圧力−〇、０２ｔｏｒｒ）で、５分間エツチングを行な
い、０．３μｍライン、０．３μｍスペースのパターン
を形成した。
（中間層）／Ｓｉｎ、ウェハー（基板）に叶ＰＲ−Ｂｏ
ｏを２．０μｍの厚さに塗布し、２００℃、３０分の条
件でベータし、ＰＭＳＳレジストを０．２μｍの厚さに
塗布し、８０℃、２０分の条件でベータし、電子ビー４
（２０ｋＶ） で５Ｘ １０−６Ｃ／ｃ＃）＋ｆｌｔ
で所定のパターンを露光した。さらに、続いて、ＭｉＢ
ににパターンを１分間ディップし、次にＩＰＡで３０秒
間ディップ、リンスした。最後に、プラズマエツチング
装置（ｒｆパワー３００Ｗ、０２０２−１Ｏ０ｓｃ 、
圧力−〇、０２ｔｏｒｒ）で、５分間エツチングを行な
い、０．３μｍライン、０．３μｍスペースのパターン
を形成した。
このパターンを利用してＡ１−２％Ｃｕ合金膜（厚さ一
１μｍ）をプラズマ装置（ｒｆパワー４００Ｗ、、 Ｓ
ｉＳｉＣｌ４−１００ｓｃ 、 Ｃ１ｚ ３０ｓｃｃ
ｍｓ圧カー〇、０２ｔｏｒｒ）で４分間エツチングした
ところ、合金膜がエツチングされる前にレジストがエツ
チングされてしまい、レジストはマスクとしての役割を
果たさなかった。
１μｍ）をプラズマ装置（ｒｆパワー４００Ｗ、、 Ｓ
ｉＳｉＣｌ４−１００ｓｃ 、 Ｃ１ｚ ３０ｓｃｃ
ｍｓ圧カー〇、０２ｔｏｒｒ）で４分間エツチングした
ところ、合金膜がエツチングされる前にレジストがエツ
チングされてしまい、レジストはマスクとしての役割を
果たさなかった。
ル較拠叢
比較例１と同様な方法でレジストパターンを形成した。
ただし、下層の０ＦＰＲ−８００の厚さを４．０μｍと
し、プラズマエツチング（酸素の反応性イオンエッチ）
を１０分間行なった。この結果、０．７μｍライン、０
．７μｍスペースのパターンが形成され、比較例１より
解像度低下となった。
し、プラズマエツチング（酸素の反応性イオンエッチ）
を１０分間行なった。この結果、０．７μｍライン、０
．７μｍスペースのパターンが形成され、比較例１より
解像度低下となった。
このパターンを利用してＡｌ−２％Ｃｕ合金膜（厚さ一
１μｍ）をエツチングした。プラズマ装置（ｒｆバ’７
４００Ｗ、 ５ｉＣＩａ １０１００５ｃ 、
Ｃ１ｚ−３Ｑｓｃｃｍ、圧力−〇、０２ ｔｏｒｒ）で
４分間エツチングしたところ、合金膜がエツチングされ
た。またレジストの灰化量は０ＦＰＲ２，５μｍであっ
た。
１μｍ）をエツチングした。プラズマ装置（ｒｆバ’７
４００Ｗ、 ５ｉＣＩａ １０１００５ｃ 、
Ｃ１ｚ−３Ｑｓｃｃｍ、圧力−〇、０２ ｔｏｒｒ）で
４分間エツチングしたところ、合金膜がエツチングされ
た。またレジストの灰化量は０ＦＰＲ２，５μｍであっ
た。
裏胤炭ｉ
実施例１と同様な方法を、ＣＭＳのシロロメチル化率を
、０．１５．３０，５０．９０％と変化させて（但し分
子量は２００００と一定に保った）行ない、クロロメチ
ル化率とチャージアップ量の関係を調査した。チャージ
アップ量は基準パターンからのずれ（μｍ）で評価した
。結果を次の表に示す。
、０．１５．３０，５０．９０％と変化させて（但し分
子量は２００００と一定に保った）行ない、クロロメチ
ル化率とチャージアップ量の関係を調査した。チャージ
アップ量は基準パターンからのずれ（μｍ）で評価した
。結果を次の表に示す。
（以下余白）
第 １ 表
〔発明の効果〕
本発明により形成したパターンの下層膜は耐エツチング
性にすぐれた膜であるので、実質の膜厚が従来のものに
比べて薄くてよく、パターン倒壊を引き起こさず、かつ
上層レジスト膜の露光時のチャージアンプ現象によるパ
ターンずれの問題も生じない。
性にすぐれた膜であるので、実質の膜厚が従来のものに
比べて薄くてよく、パターン倒壊を引き起こさず、かつ
上層レジスト膜の露光時のチャージアンプ現象によるパ
ターンずれの問題も生じない。
Claims (1)
- 【特許請求の範囲】 １、多層レジストプロセスによるパターン形成方法にお
いて、芳香族ビニル化合物重合体を素材とするネガレジ
ストを基板に塗布しそして遠紫外線、荷電粒子線、Ｘ線
で照射したものを下層膜として使用し、一層または二層
の上層膜の露光を荷電粒子線で行なうことを特徴とする
パターン形成方法。 ２、上層膜が一層のシリコン含有ポリマーである特許請
求の範囲第１項記載のパターン形成方法。 ３、芳香族ビニル化合物重合体がビニルポリスチレンで
ある特許請求の範囲第２項記載のパターン形成方法。 ４、芳香族ビニル化合物重合体のビニル基の一部がハロ
ゲンで置換されている特許請求の範囲第１項から第３項
までの何れか１項に記載のパターン形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61199116A JPS6356655A (ja) | 1986-08-27 | 1986-08-27 | パタ−ン形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61199116A JPS6356655A (ja) | 1986-08-27 | 1986-08-27 | パタ−ン形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6356655A true JPS6356655A (ja) | 1988-03-11 |
| JPS6348330B2 JPS6348330B2 (ja) | 1988-09-28 |
Family
ID=16402398
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61199116A Granted JPS6356655A (ja) | 1986-08-27 | 1986-08-27 | パタ−ン形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6356655A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5441849A (en) * | 1988-07-11 | 1995-08-15 | Hitachi, Ltd. | Method of forming pattern and making semiconductor device using radiation-induced conductive resin bottom resist layer |
-
1986
- 1986-08-27 JP JP61199116A patent/JPS6356655A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5441849A (en) * | 1988-07-11 | 1995-08-15 | Hitachi, Ltd. | Method of forming pattern and making semiconductor device using radiation-induced conductive resin bottom resist layer |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6348330B2 (ja) | 1988-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102532238B1 (ko) | Euv 레지스트 및 하드 마스크 선택도를 개선하기 위한 패터닝 방식 | |
| KR102846291B1 (ko) | 루테늄 하드 마스크 공정 | |
| EP0744659A1 (en) | A process for dry lithographic etching | |
| JPH0376743B2 (ja) | ||
| JPH10199864A (ja) | 反射防止膜のエッチング方法 | |
| US6811959B2 (en) | Hardmask/barrier layer for dry etching chrome films and improving post develop resist profiles on photomasks | |
| TW505976B (en) | Method for forming micro-pattern of semiconductor device | |
| JPH0368904B2 (ja) | ||
| JPH02191957A (ja) | レジスト組成物 | |
| JPH02252233A (ja) | 微細パターン形成方法 | |
| JPH03174724A (ja) | パターン形成方法 | |
| US20020011462A1 (en) | Method of processing organic antireflection layers | |
| JPH04240729A (ja) | パターン形成方法 | |
| JPH0626202B2 (ja) | パターン付け方法 | |
| US4784936A (en) | Process of forming a resist structure on substrate having topographical features using positive photoresist layer and poly(vinyl pyrrolidone) overlayer | |
| JPH0794467A (ja) | ドライエッチング方法 | |
| US7297607B2 (en) | Device and method of performing a seasoning process for a semiconductor device manufacturing apparatus | |
| US4826754A (en) | Method for anisotropically hardening a protective coating for integrated circuit manufacture | |
| JPS6348330B2 (ja) | ||
| JP2002296791A (ja) | パターン形成方法 | |
| JPH0314172B2 (ja) | ||
| EP0268595B1 (en) | Pattern transfer process for fabricating integrated-circuit devices | |
| Kruger et al. | Trilayer resist | |
| JP2752022B2 (ja) | 微細パターン形成方法 | |
| WO2026075703A1 (en) | Method for patterning substrate using metal oxide resist |