JPS6357801B2 - - Google Patents
Info
- Publication number
- JPS6357801B2 JPS6357801B2 JP56036650A JP3665081A JPS6357801B2 JP S6357801 B2 JPS6357801 B2 JP S6357801B2 JP 56036650 A JP56036650 A JP 56036650A JP 3665081 A JP3665081 A JP 3665081A JP S6357801 B2 JPS6357801 B2 JP S6357801B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- microcomputer
- circuit
- computer
- synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000001360 synchronised effect Effects 0.000 claims description 13
- 230000005540 biological transmission Effects 0.000 claims 1
- 238000000034 method Methods 0.000 description 31
- 238000010586 diagram Methods 0.000 description 6
- 238000012544 monitoring process Methods 0.000 description 5
- 238000010248 power generation Methods 0.000 description 2
- 239000002131 composite material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B9/00—Safety arrangements
- G05B9/02—Safety arrangements electric
- G05B9/03—Safety arrangements electric with multiple-channel loop, i.e. redundant control systems
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
- Safety Devices In Control Systems (AREA)
Description
【発明の詳細な説明】
本発明は複数台の計算機を複合形に組んだ際の
プログラム処理の同期をとる為の多重計算機の同
期装置に関するものである。
プログラム処理の同期をとる為の多重計算機の同
期装置に関するものである。
たとえば、発電プラントにおいては従来電磁リ
レーにより論理を組んだシーケンス制御装置や、
アナログ回路を組合わせたアナログ制御装置がプ
ラント監視制御装置として用いられてきた。とこ
ろが最近、計算機技術の進歩によりこれ等の装置
が計算機特にマイクロコンピユータ（以下マイコ
ンと称す）を用いてそのソフトウエアプログラム
処理によつて実施される様になつてきた。
レーにより論理を組んだシーケンス制御装置や、
アナログ回路を組合わせたアナログ制御装置がプ
ラント監視制御装置として用いられてきた。とこ
ろが最近、計算機技術の進歩によりこれ等の装置
が計算機特にマイクロコンピユータ（以下マイコ
ンと称す）を用いてそのソフトウエアプログラム
処理によつて実施される様になつてきた。
第１図はマイコンを用いたプラント監視制御装
置の説明図である。図で７は水力、火力、原子力
等の発電プラントであり、５はプロセス入力装置
６はプロセス出力装置、１はマイコンである。プ
ラントプロセス７の状態はプロセス入力装置５を
介して、マイコン１のメモリに読み込まれ、その
プロセスの状態に応じて、マイコン１のプログラ
ムによりプラント監視、制御のロジツクが実行さ
れ、その最終出力としてプロセス出力装置６を介
してプラント７へ出力信号を出す。
置の説明図である。図で７は水力、火力、原子力
等の発電プラントであり、５はプロセス入力装置
６はプロセス出力装置、１はマイコンである。プ
ラントプロセス７の状態はプロセス入力装置５を
介して、マイコン１のメモリに読み込まれ、その
プロセスの状態に応じて、マイコン１のプログラ
ムによりプラント監視、制御のロジツクが実行さ
れ、その最終出力としてプロセス出力装置６を介
してプラント７へ出力信号を出す。
プラントプロセス量の中にはたとえばタービン
発電機の回転数を検出するパルス入力の様に非常
に早い周期でその状態をとらえる必要のあるもの
や、ボイラで発生する蒸気の温度の様に数秒〜数
分の周期で状態をとらえればよいもの等ある。
発電機の回転数を検出するパルス入力の様に非常
に早い周期でその状態をとらえる必要のあるもの
や、ボイラで発生する蒸気の温度の様に数秒〜数
分の周期で状態をとらえればよいもの等ある。
プラントプロセスの中でそれ程早くない周期で
監視、制御すればよい部分に第１図のようなシス
テムを適用する場合、マイコン１の中のプログラ
ムは最初に必要なプロセス入力をマイコンのメモ
リに読み込み、そのメモリに記憶されたプラント
の状態で、プログラム処理をし、プロセス出力を
しそれが終了すると再びプロセス入力を読み込む
という一巡の動作をくり返すケースが多い。早い
周期（数十ミリセコンド以下）で監視、制御する
必要のない場合はこれで十分である。
監視、制御すればよい部分に第１図のようなシス
テムを適用する場合、マイコン１の中のプログラ
ムは最初に必要なプロセス入力をマイコンのメモ
リに読み込み、そのメモリに記憶されたプラント
の状態で、プログラム処理をし、プロセス出力を
しそれが終了すると再びプロセス入力を読み込む
という一巡の動作をくり返すケースが多い。早い
周期（数十ミリセコンド以下）で監視、制御する
必要のない場合はこれで十分である。
ところで、これ等マイコンによる監視、制御装
置が広く適用されるにつれ、そのプラント運転上
の重要性から一段と高い信頼性が要求され、この
マイコンも多重化とする必要がでている。多重化
した場合問題となるのは各々の計算機で実行され
るプログラム処理の同期である。先に述べたプロ
セス入力からプロセス出力までの一巡の動作をく
り返し実行すればよい装置の場合は、これを多重
化した場合、プロセス入力時点、プロセス出力時
点のいずれか又は両方でのみ、その入力もしくは
出力の同期をとれば十分であり、その１例を第２
図で説明する。
置が広く適用されるにつれ、そのプラント運転上
の重要性から一段と高い信頼性が要求され、この
マイコンも多重化とする必要がでている。多重化
した場合問題となるのは各々の計算機で実行され
るプログラム処理の同期である。先に述べたプロ
セス入力からプロセス出力までの一巡の動作をく
り返し実行すればよい装置の場合は、これを多重
化した場合、プロセス入力時点、プロセス出力時
点のいずれか又は両方でのみ、その入力もしくは
出力の同期をとれば十分であり、その１例を第２
図で説明する。
第２図で、１，２，３は各々同一の一巡の処理
をくり返し実行するマイコン、４は同期装置、１
１，１２，１３は各々マイコン１，２，３より同
期装置４に対して出される同期要求信号である。
４１，４２，４３は同期装置４よりマイコン１，
２，３に出される同期割込信号である。第１図で
説明したプラントプロセス入力装置、プロセス出
力装置について、第２図では省略してある。
をくり返し実行するマイコン、４は同期装置、１
１，１２，１３は各々マイコン１，２，３より同
期装置４に対して出される同期要求信号である。
４１，４２，４３は同期装置４よりマイコン１，
２，３に出される同期割込信号である。第１図で
説明したプラントプロセス入力装置、プロセス出
力装置について、第２図では省略してある。
マイコン１，２，３の中のプログラムは各々、
プロセス入力装置よりプロセス入力を読み込み、
プログラム処理をし、プロセス出力装置へ出力す
る動作をくり返し実行しており、マイコン１，
２，３はプロセス入力を読み込む時点、プロセス
出力する時点のいずれか又は両方で同期がとれて
いればよい。プロセス入力読み込みの時点の同期
を例に説明すると、マイコン１，２，３の内、マ
イコン１がプロセス入力読み込みのタイミングに
なると、マイコン１は同期装置４に対して同期要
求信号１１を出し、同期割込信号４１がくるま
で、プログラムの進行を停止している。同期装置
４はマイコン１，２，３からの同期要求信号１
１，２１，３１がそろつた所で、同期割込信号４
１，４２，４３をマイコン１，２，３に同時に出
すとマイコン１，２，３はプログラム進行を再開
し、プロセス入力の読み込みを同時に開始する。
これにより同期がとれる。
プロセス入力装置よりプロセス入力を読み込み、
プログラム処理をし、プロセス出力装置へ出力す
る動作をくり返し実行しており、マイコン１，
２，３はプロセス入力を読み込む時点、プロセス
出力する時点のいずれか又は両方で同期がとれて
いればよい。プロセス入力読み込みの時点の同期
を例に説明すると、マイコン１，２，３の内、マ
イコン１がプロセス入力読み込みのタイミングに
なると、マイコン１は同期装置４に対して同期要
求信号１１を出し、同期割込信号４１がくるま
で、プログラムの進行を停止している。同期装置
４はマイコン１，２，３からの同期要求信号１
１，２１，３１がそろつた所で、同期割込信号４
１，４２，４３をマイコン１，２，３に同時に出
すとマイコン１，２，３はプログラム進行を再開
し、プロセス入力の読み込みを同時に開始する。
これにより同期がとれる。
しかし、この方法ではたとえば、マイコン２が
何らかの原因で急に故障した様な場合、（たとえ
ばマイコン２への電源供給ラインの故障により、
マイコン２への電源供給が急に停止した様な場
合）マイコン２からの同期要求信号２１が出力さ
れなくなりこのシステムのプログラム進行は停止
してしまう。
何らかの原因で急に故障した様な場合、（たとえ
ばマイコン２への電源供給ラインの故障により、
マイコン２への電源供給が急に停止した様な場
合）マイコン２からの同期要求信号２１が出力さ
れなくなりこのシステムのプログラム進行は停止
してしまう。
従つて本発明の目的は１台のマイコンが故障し
て同期要求信号を出せなくてもシステムの処理を
続けることができる多重計算機同期方法を提供す
ることにある。
て同期要求信号を出せなくてもシステムの処理を
続けることができる多重計算機同期方法を提供す
ることにある。
以下本発明を図面を参照して説明する。第３図
は本発明の一実施例を示すブロツク図でここでは
３台のマイコンによる多重計算機システムの場合
を例に示すが４台以上の場合も同様である。
は本発明の一実施例を示すブロツク図でここでは
３台のマイコンによる多重計算機システムの場合
を例に示すが４台以上の場合も同様である。
第２図と同一部には同一符号を付して、同一部
については説明を省略する。４は同期装置であ
り、４４，４５，４６はOR回路、４７はAND回
路、４８は同期割込信号発生装置である。１４，
１５，１６はマイコン１，２，３から発信される
故障信号である。１７，１８，１９はOR回路４
４，４５，４６から発信される信号である。
については説明を省略する。４は同期装置であ
り、４４，４５，４６はOR回路、４７はAND回
路、４８は同期割込信号発生装置である。１４，
１５，１６はマイコン１，２，３から発信される
故障信号である。１７，１８，１９はOR回路４
４，４５，４６から発信される信号である。
OR回路４４はマイコン１から同期要求信号１
１あるいは故障信号１４が発信されると信号１７
をAND回路４７に発信する。OR回路４５はマイ
コン２から同期要求信号１２あるいは故障信号１
５が発信されると信号１８をAND回路４８に発
信する。OR回路４６はマイコン３から同期要求
信号１３あるいは故障信号１６が発信されると信
号１９をAND回路４７に発信する。AND回路４
７は信号１７，１８，１９が全てそろつた時同期
割込信号発生装置に対して信号２０を発信する。
同期割込信号発生装置４８は信号２０を受けると
同期割込信号４１，４２，４３をマイコン１，
２，３に対し各々発信しマイコン１，２，３に同
時に処理をさせるべく割込をかける。
１あるいは故障信号１４が発信されると信号１７
をAND回路４７に発信する。OR回路４５はマイ
コン２から同期要求信号１２あるいは故障信号１
５が発信されると信号１８をAND回路４８に発
信する。OR回路４６はマイコン３から同期要求
信号１３あるいは故障信号１６が発信されると信
号１９をAND回路４７に発信する。AND回路４
７は信号１７，１８，１９が全てそろつた時同期
割込信号発生装置に対して信号２０を発信する。
同期割込信号発生装置４８は信号２０を受けると
同期割込信号４１，４２，４３をマイコン１，
２，３に対し各々発信しマイコン１，２，３に同
時に処理をさせるべく割込をかける。
以上説明のように本発明はOR回路４４，４
５，４６を設け、故障信号１４，１５，１６が生
じても、各々のマイコンに同期指令を出すように
したので、１台のマイコンに故障がおきてもシス
テム全体の処理を残りの正常なマイコンで続ける
ことができる。もちろん故障の生じたマイコンの
制御出力信号は、３台のマイコン構成を2OUT
of ３方式等にしているので阻止される。
５，４６を設け、故障信号１４，１５，１６が生
じても、各々のマイコンに同期指令を出すように
したので、１台のマイコンに故障がおきてもシス
テム全体の処理を残りの正常なマイコンで続ける
ことができる。もちろん故障の生じたマイコンの
制御出力信号は、３台のマイコン構成を2OUT
of ３方式等にしているので阻止される。
第１図はプラント監視制御装置の説明図、第２
図は従来装置のブロツク図、第３図は本発明の一
実施例を示すブロツク図である。 １…マイコン、２…マイコン、３…マイコン、
４…同期装置、５…プロセス入力装置、６…プロ
セス出力装置、７…プラント、１１…同期要求信
号、１２…同期要求信号、１３…同期要求信号、
１４…故障信号、１５…故障信号、１６…故障信
号、１７…信号、１８…信号、１９…信号、２０
…信号、４１…同期割込信号、４２…同期割込信
号、４３…同期割込信号、４４…OR回路、４５
…OR回路、４６…OR回路、４７…AND回路、
４８…同期割込信号発生装置。
図は従来装置のブロツク図、第３図は本発明の一
実施例を示すブロツク図である。 １…マイコン、２…マイコン、３…マイコン、
４…同期装置、５…プロセス入力装置、６…プロ
セス出力装置、７…プラント、１１…同期要求信
号、１２…同期要求信号、１３…同期要求信号、
１４…故障信号、１５…故障信号、１６…故障信
号、１７…信号、１８…信号、１９…信号、２０
…信号、４１…同期割込信号、４２…同期割込信
号、４３…同期割込信号、４４…OR回路、４５
…OR回路、４６…OR回路、４７…AND回路、
４８…同期割込信号発生装置。
Claims (1)
- １ 同一の一巡のプログラム処理を実行する複数
台の計算機を有した多重計算機システムにおい
て、計算機の一巡のプログラム処理終了を知らせ
る同期要求信号と、計算機の故障を知らせる故障
信号と、これ等の信号の論理和をとるOR回路を
計算機の台数分具備し、該各OR回路の出力信号
の論理積をとるAND回路と該AND回路の出力信
号を受けて各計算機に同期割込信号を出力する同
期割込信号発生装置とからなる多重計算機の同期
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56036650A JPS57152004A (en) | 1981-03-16 | 1981-03-16 | Synchronizer for multiplex computer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56036650A JPS57152004A (en) | 1981-03-16 | 1981-03-16 | Synchronizer for multiplex computer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57152004A JPS57152004A (en) | 1982-09-20 |
| JPS6357801B2 true JPS6357801B2 (ja) | 1988-11-14 |
Family
ID=12475725
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56036650A Granted JPS57152004A (en) | 1981-03-16 | 1981-03-16 | Synchronizer for multiplex computer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57152004A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07122812B2 (ja) * | 1987-12-29 | 1995-12-25 | 株式会社日立製作所 | 冗長化制御システム用同期装置 |
-
1981
- 1981-03-16 JP JP56036650A patent/JPS57152004A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57152004A (en) | 1982-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109189600A (zh) | 一种基于多模冗余嵌入式软件的计算机系统及设计方法 | |
| KR20120020867A (ko) | 이중화 구조를 갖는 제어기 및 그 운용 방법 | |
| US6161202A (en) | Method for the monitoring of integrated circuits | |
| JP2573297B2 (ja) | 電力制御用ディジタルコントローラ | |
| JPS5814692B2 (ja) | 多重系同期運転方式 | |
| JP4558111B2 (ja) | 三重系フォールトトレラントシステムのデータ変更方法 | |
| JPH10129487A (ja) | 車両制御用コンピュータシステム | |
| JP4600771B2 (ja) | 制御装置 | |
| CN114188058A (zh) | 一种备用系统被动控制转移系统及方法 | |
| JP2776417B2 (ja) | 多重化クロック分配方式 | |
| RU2058679C1 (ru) | Устройство для контроля и резервирования информационной системы | |
| JPH0755179Y2 (ja) | 並列多重電子連動装置 | |
| RU201248U1 (ru) | Четырёхканальная управляющая система | |
| SU1686455A1 (ru) | Многопроцессорна система | |
| JPS6013503B2 (ja) | 同期運転方式 | |
| SU1508214A1 (ru) | Резервируемое устройство | |
| SU1057948A2 (ru) | Резервированный генератор тактовых импульсов | |
| Carpenter et al. | Analysis and protection of interprocess communications in real-time systems | |
| JPH03154901A (ja) | ２重化制御装置 | |
| JPS60142431A (ja) | 計算機 | |
| CN121348938A (zh) | 用于核电行业的双cpu冗余plc主从切换方法及系统 | |
| JPS615350A (ja) | 計算機 | |
| JPS5853250A (ja) | 分散型制御システム | |
| SU1397917A1 (ru) | Двухканальное устройство дл контрол и восстановлени процессорных систем | |
| SU1566355A1 (ru) | Устройство дл контрол согласованного автомата |