JPS6359643A - 演算処理装置 - Google Patents
演算処理装置Info
- Publication number
- JPS6359643A JPS6359643A JP61204011A JP20401186A JPS6359643A JP S6359643 A JPS6359643 A JP S6359643A JP 61204011 A JP61204011 A JP 61204011A JP 20401186 A JP20401186 A JP 20401186A JP S6359643 A JPS6359643 A JP S6359643A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- protect
- address
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Storage Device Security (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、データメモリのメモリプロテクト機能を備
えた演算処理装置に関するものである。
えた演算処理装置に関するものである。
第３図は例えば三菱総合計装システムＭＡＣＴＵＳ７１
０のメモリカードにおけるメモリのメモリプロテクト設
定方法を示す図であり、第４図はメモリプロテクト検出
回路の回路図である。図において、１はデータメモリ選
択信号、２はアドレス信号、３はデータ書き込み信号、
４はデータメモリ、５はデータ信号、６はプロテクトエ
ラー信号、１１はデータメモリ４のメモリプロテクト領
域ｌ決定するディップスイッチ、１２はアドレスデコー
ド用集積回路（以下、ＩＣという）、１３はゲート、１
８はバッファである。
０のメモリカードにおけるメモリのメモリプロテクト設
定方法を示す図であり、第４図はメモリプロテクト検出
回路の回路図である。図において、１はデータメモリ選
択信号、２はアドレス信号、３はデータ書き込み信号、
４はデータメモリ、５はデータ信号、６はプロテクトエ
ラー信号、１１はデータメモリ４のメモリプロテクト領
域ｌ決定するディップスイッチ、１２はアドレスデコー
ド用集積回路（以下、ＩＣという）、１３はゲート、１
８はバッファである。
次に動作について説明する。データメモリ４のうち、メ
モリプロテクト領域として使用したい範囲を第３図に示
す選択表に従い０．５にワード単位に、ディップスイッ
チ１１により予め設定を行っておく、演算処理装置が動
作しだし、データメモリ４に書込み動作を行った場合、
データメモリ選択信号１が有意となり、アドレス信号２
がアドレスデコード用ＩＣ１２によりデコードされる。
モリプロテクト領域として使用したい範囲を第３図に示
す選択表に従い０．５にワード単位に、ディップスイッ
チ１１により予め設定を行っておく、演算処理装置が動
作しだし、データメモリ４に書込み動作を行った場合、
データメモリ選択信号１が有意となり、アドレス信号２
がアドレスデコード用ＩＣ１２によりデコードされる。
この時、書込み動作を行ったアドレスが、ディップスイ
ッチ１１により設定したメモリプロテクト領域の場合、
アドレスデコード用ｒｃ１２の出力はディップスイッチ
１１を通りプロテクトエラー信号６が有意となる。この
時、データ書き込み信号３は、ゲート１３によりゲート
され、データメモリ４へは伝わらず、書き込み動作は行
われず、メモリプロテクトされること、になる。
ッチ１１により設定したメモリプロテクト領域の場合、
アドレスデコード用ｒｃ１２の出力はディップスイッチ
１１を通りプロテクトエラー信号６が有意となる。この
時、データ書き込み信号３は、ゲート１３によりゲート
され、データメモリ４へは伝わらず、書き込み動作は行
われず、メモリプロテクトされること、になる。
〔発明が解決しようとする問題点〕
従来の演算処理装置は以上のように構成されているので
、予めプロテクト領域をスイッチにより設定しておかね
ばならず、又その領域もあるブロックごとに固定化され
てしまうなどの問題点かあった０ この発明は上記のような問題点を解消するためになされ
たもので、メモリプロテクト領域を１ワード単位に設定
できるとともに、オンライン中においてもその設定を自
由に変更できるメモリプロテクト機能を備えた演算処理
装置ケ得ることを目的とする。
、予めプロテクト領域をスイッチにより設定しておかね
ばならず、又その領域もあるブロックごとに固定化され
てしまうなどの問題点かあった０ この発明は上記のような問題点を解消するためになされ
たもので、メモリプロテクト領域を１ワード単位に設定
できるとともに、オンライン中においてもその設定を自
由に変更できるメモリプロテクト機能を備えた演算処理
装置ケ得ることを目的とする。
この発明に係る演算処理装置は、データメモリに入力さ
れるアドレス信号と同じアドレス信号が入力されるよう
になっていて該データメモリにおけるメモリプロテクト
の対象となるデータを書き込んだ領域のアドレスと同じ
アドレスにメモリプロテクト領域を１ワード単位で設定
して該メモリプロテクト領域のアドレスに賽き込みが行
われようとするときメモリプロテクトデータを出力する
メモリプロテクト用メモリを設け、データメモリにおけ
ろメモリプロテクトの対象となるデータを書き込んだ領
域をプロテクトするようにしたものである。
れるアドレス信号と同じアドレス信号が入力されるよう
になっていて該データメモリにおけるメモリプロテクト
の対象となるデータを書き込んだ領域のアドレスと同じ
アドレスにメモリプロテクト領域を１ワード単位で設定
して該メモリプロテクト領域のアドレスに賽き込みが行
われようとするときメモリプロテクトデータを出力する
メモリプロテクト用メモリを設け、データメモリにおけ
ろメモリプロテクトの対象となるデータを書き込んだ領
域をプロテクトするようにしたものである。
この発明におけるメモリプロテクト用メモリは、データ
メモリの１ワード単位にメモリプロテクトの設定ができ
、オンライン中においても設定変更が可能となる。
メモリの１ワード単位にメモリプロテクトの設定ができ
、オンライン中においても設定変更が可能となる。
以下、この発明の一実施例を図について説明する。第１
図において、１はデータメモリ選択信号、２はアドレス
信号、３はデータ書き込み信号、４は演算時において演
算の対象となるデータ（即ち、メモリプロテクトの対象
となるデータ）を読み出したり演算結果を書き込んだり
するデータメモリ、５はデータ信号、６はプロテクトエ
ラー信号、７はメモリプロテクト設定データ、８はメモ
リプロテクト設定データＴの書き込みを有効とするデー
タ書き込み有効信号、９はデータ書き込み信号３より早
（有意になる書き込みモード信号、１９はメモリプロテ
クトデータ、１０はデータメモリ４に入力されるアドレ
ス信号と同じアドレス信号が入力されるようになってい
てデータメモリ４におけるメモリプロテクトの対象とな
るデータを書き込んだ領域のアドレスと同じアドレスに
メモリプロテクト領域を１ワード単位で設定して該メモ
リプロテクト領域のアドレスに書き込みが行われようと
するときメモリプロテクトデータ１９を出すメモリプロ
テクト用メモリ、１３はプロテクトエラー信号６が出力
された際にデータメモリ４の書き込みを禁止する制御を
データメモリ４へのデータ書き込み信号３の通過を禁す
ることにより行う書き込み制御用ゲート、１４はメモリ
プロテクト用メモリ１０からメモリプロテクトデータ１
９が出力された時にプロテクトエラー信号６を出力する
プロテクト制御用ゲート、１５はメモリプロテクトの対
象となるデータをあるアドレスのデータメモリ４に査き
込む時にメモリプロテクト設定データ７をメモリプロテ
クト用メモリ１０の同一アドレスに書き込む制御を、メ
モリプロテクト用メモリ１０へのデータ書き込み信号３
の通過を制御することにより行うグロテクト領緘設定用
ゲート、１６．１７はバッファである。
図において、１はデータメモリ選択信号、２はアドレス
信号、３はデータ書き込み信号、４は演算時において演
算の対象となるデータ（即ち、メモリプロテクトの対象
となるデータ）を読み出したり演算結果を書き込んだり
するデータメモリ、５はデータ信号、６はプロテクトエ
ラー信号、７はメモリプロテクト設定データ、８はメモ
リプロテクト設定データＴの書き込みを有効とするデー
タ書き込み有効信号、９はデータ書き込み信号３より早
（有意になる書き込みモード信号、１９はメモリプロテ
クトデータ、１０はデータメモリ４に入力されるアドレ
ス信号と同じアドレス信号が入力されるようになってい
てデータメモリ４におけるメモリプロテクトの対象とな
るデータを書き込んだ領域のアドレスと同じアドレスに
メモリプロテクト領域を１ワード単位で設定して該メモ
リプロテクト領域のアドレスに書き込みが行われようと
するときメモリプロテクトデータ１９を出すメモリプロ
テクト用メモリ、１３はプロテクトエラー信号６が出力
された際にデータメモリ４の書き込みを禁止する制御を
データメモリ４へのデータ書き込み信号３の通過を禁す
ることにより行う書き込み制御用ゲート、１４はメモリ
プロテクト用メモリ１０からメモリプロテクトデータ１
９が出力された時にプロテクトエラー信号６を出力する
プロテクト制御用ゲート、１５はメモリプロテクトの対
象となるデータをあるアドレスのデータメモリ４に査き
込む時にメモリプロテクト設定データ７をメモリプロテ
クト用メモリ１０の同一アドレスに書き込む制御を、メ
モリプロテクト用メモリ１０へのデータ書き込み信号３
の通過を制御することにより行うグロテクト領緘設定用
ゲート、１６．１７はバッファである。
次に動作について説明する。この演算処理装置において
は、ある演算処理を実行する時、その処理に必要なデー
タを、演算処理の先頭で外部メモリよりデータメモリ４
に一括して読み込み、演算処理プログラムの実行はデー
タメモリ４を用（・て行い、処理終了後データメモリ４
の内容を一括して外部に出力するイメージメモリ方式を
用いている。
は、ある演算処理を実行する時、その処理に必要なデー
タを、演算処理の先頭で外部メモリよりデータメモリ４
に一括して読み込み、演算処理プログラムの実行はデー
タメモリ４を用（・て行い、処理終了後データメモリ４
の内容を一括して外部に出力するイメージメモリ方式を
用いている。
今ここで、ある演算処理プログラムを実行させる時、デ
ータメモリ４内のあるアドレスのデータは、演算処理の
対象となるデータであってメモリプロテクトの対象とな
るデータなので、演算処理中には書き込みは不可能で読
み出しのみ可能なデータとして扱いたい場合、その演算
処理の先頭で、そのデータをデータメモリ４に読み込む
時、以下の処理を行う。データメモリ４にデータを書き
込む時は、データメモリ選択信号１によりメモリプロテ
クト用メモリ１０も選択されている。この時、データ書
き込み有効信号８を予め有意としてお（ことにより、メ
モリプロテクト用メモリ１０の同一アドレスにもデータ
の書き込み動作が行われることになる。この時、メモリ
プロテクト用メモリ１０への書き込みデータは、メモリ
プロテクト設定データ７により与えられる。つまり、書
込み不可能なデータとして扱いたい場合は、メモリプロ
テクト設定データ７を「１」にし、そうでない場合は［
ＯＪＫして、データメモリ４への読み込み動作を行５こ
とで、メモリプロテクト用メモリ１０に、メモリプロテ
クト設定データ７が同時にセットされ、メモリプロテク
ト領域が設定されることになる０演算処理の先頭でのデ
ータの読み込みが終了すればデータ書き込み有効信号８
は無意にする。演算処理は読み込まれたデータメモリ４
内のデータを用いて実行される。
ータメモリ４内のあるアドレスのデータは、演算処理の
対象となるデータであってメモリプロテクトの対象とな
るデータなので、演算処理中には書き込みは不可能で読
み出しのみ可能なデータとして扱いたい場合、その演算
処理の先頭で、そのデータをデータメモリ４に読み込む
時、以下の処理を行う。データメモリ４にデータを書き
込む時は、データメモリ選択信号１によりメモリプロテ
クト用メモリ１０も選択されている。この時、データ書
き込み有効信号８を予め有意としてお（ことにより、メ
モリプロテクト用メモリ１０の同一アドレスにもデータ
の書き込み動作が行われることになる。この時、メモリ
プロテクト用メモリ１０への書き込みデータは、メモリ
プロテクト設定データ７により与えられる。つまり、書
込み不可能なデータとして扱いたい場合は、メモリプロ
テクト設定データ７を「１」にし、そうでない場合は［
ＯＪＫして、データメモリ４への読み込み動作を行５こ
とで、メモリプロテクト用メモリ１０に、メモリプロテ
クト設定データ７が同時にセットされ、メモリプロテク
ト領域が設定されることになる０演算処理の先頭でのデ
ータの読み込みが終了すればデータ書き込み有効信号８
は無意にする。演算処理は読み込まれたデータメモリ４
内のデータを用いて実行される。
もし演算処理実行中に、書き込み不可能なデータとして
設定したエリアに書き込み動作を行った場合以下に示す
ようなメモリプロテクト動作を行うことになる。データ
メモリ４のメモリプロテクトの対象となるデータを書き
込んだ領域のアドレスに書き込みが行われようとした場
合、メモリプロテクト用メモリ１０から同一アドレスの
メモリプロテクトデータ１９が出力され、ゲート１４に
送られる。この時、メモリプロテクトデータ１９が「１
」ならば、ゲート１４よりプロテクトエラー信号６が出
力され、データメモリ４へのデータ書き込み信号３は、
ゲート１３によりゲートされ、データの書き込み動作は
行われずメモリプロテクトされることになる０メモリプ
ロテクトデータ１９が「０」ならば、プロテクトエラー
信号６はゲート１４から出力されず、データメモリ４へ
の書き込み動作は正常圧行われることになる。
設定したエリアに書き込み動作を行った場合以下に示す
ようなメモリプロテクト動作を行うことになる。データ
メモリ４のメモリプロテクトの対象となるデータを書き
込んだ領域のアドレスに書き込みが行われようとした場
合、メモリプロテクト用メモリ１０から同一アドレスの
メモリプロテクトデータ１９が出力され、ゲート１４に
送られる。この時、メモリプロテクトデータ１９が「１
」ならば、ゲート１４よりプロテクトエラー信号６が出
力され、データメモリ４へのデータ書き込み信号３は、
ゲート１３によりゲートされ、データの書き込み動作は
行われずメモリプロテクトされることになる０メモリプ
ロテクトデータ１９が「０」ならば、プロテクトエラー
信号６はゲート１４から出力されず、データメモリ４へ
の書き込み動作は正常圧行われることになる。
なお、上記実施例ではイメージメモリ方式を用いた演算
処理装置を例とし、データメモリ４への書き込み動作時
に、同時にメモリプロテクト用メモリ１０への書き込み
を行ったが、第２図に示すようにすると、ゲート１３に
よりデータ書き込み有効信号８が有意の時には、データ
メモリ４へのデータ書き込み信号３を無意にすることに
より、既に書き込まれているデータを書き換えてしまう
ことなく、任意の時にメモリプロテクト用メモリ１０の
書き込みを行うことができる。
処理装置を例とし、データメモリ４への書き込み動作時
に、同時にメモリプロテクト用メモリ１０への書き込み
を行ったが、第２図に示すようにすると、ゲート１３に
よりデータ書き込み有効信号８が有意の時には、データ
メモリ４へのデータ書き込み信号３を無意にすることに
より、既に書き込まれているデータを書き換えてしまう
ことなく、任意の時にメモリプロテクト用メモリ１０の
書き込みを行うことができる。
以上のように、この発明によればデータメモリに入力さ
れるアドレス信号と同じアドレス信号が入力されるよう
になっていて該データメモリにおけるメモリプロテクト
の対象となるデータを書き込んだ領域のアドレスと同じ
アドレスにメモリプロテクト領域を１ワード単位で設定
して該メモリプロテクト領域のアドレスに書き込みが行
われようとするときメモリプロテクトデータを出力する
メモリプロテクト用メモリを設けたので、データメモリ
の１ワードごとにメモリプロテクト機能を持たせること
ができ、又オンライン中においてもプロテクト領域の設
定変更が可能となり、柔軟性に富んだ演算処理装置を得
ることができる。
れるアドレス信号と同じアドレス信号が入力されるよう
になっていて該データメモリにおけるメモリプロテクト
の対象となるデータを書き込んだ領域のアドレスと同じ
アドレスにメモリプロテクト領域を１ワード単位で設定
して該メモリプロテクト領域のアドレスに書き込みが行
われようとするときメモリプロテクトデータを出力する
メモリプロテクト用メモリを設けたので、データメモリ
の１ワードごとにメモリプロテクト機能を持たせること
ができ、又オンライン中においてもプロテクト領域の設
定変更が可能となり、柔軟性に富んだ演算処理装置を得
ることができる。
第１図はこの発明の一実施例ｔｃよる演算処理装置のブ
ロック図、第２図はこの発明の他の実施例による演算処
理装置のブロック図、第３図は従来の演算処理装置にお
けるデータメモリのメモリプロテクト設定図、第４図は
従来の演算処理装置のブロック図である。 １はデータメモリ選択信号、２はアドレス信号、３はデ
ータ書き込み信号、４はデータメモリ、５はデータ信号
、６はプロテクトエラー信号、７はメモリプロテクト設
定データ、８はデータ書き込み有効信号、９は書き込み
モード信号、１０はメモリプルテクト用メモリ、１３は
書き込み制御ゲート、１４はプロテクト制御用ゲート、
１５はプロテクト領域設定制御用ゲート、１９はメモリ
プロテクトデータ。 なお、図中、同一符号は同−又は相当部分を示す。 特許出願人 三菱電機株式会社 ２：アドレス信号５ ９：（子込ケし一ド侶
号３：たタ訃込ケ信号 １ｏ：メモリプロテクト
用メモリ４：テ′−タメモリ １３：嘗き
込ケ制（％ｐ用ケ°−ト５： データ１盲５
１４：プロテクト制作Ｐ用ケ２トロ： 〕゛ロロデ
２ｈエラー１言号 １５：プロテクト＋９央ηＫｔｓｔ
ｔＪ９ 惨ｐ用ゲート７：メｔリプロテクトを丈宅デゝ
タ １９：メモリプロ７クトテータ第２図 第３図 ＯＥｐで−ＯＮ
ロック図、第２図はこの発明の他の実施例による演算処
理装置のブロック図、第３図は従来の演算処理装置にお
けるデータメモリのメモリプロテクト設定図、第４図は
従来の演算処理装置のブロック図である。 １はデータメモリ選択信号、２はアドレス信号、３はデ
ータ書き込み信号、４はデータメモリ、５はデータ信号
、６はプロテクトエラー信号、７はメモリプロテクト設
定データ、８はデータ書き込み有効信号、９は書き込み
モード信号、１０はメモリプルテクト用メモリ、１３は
書き込み制御ゲート、１４はプロテクト制御用ゲート、
１５はプロテクト領域設定制御用ゲート、１９はメモリ
プロテクトデータ。 なお、図中、同一符号は同−又は相当部分を示す。 特許出願人 三菱電機株式会社 ２：アドレス信号５ ９：（子込ケし一ド侶
号３：たタ訃込ケ信号 １ｏ：メモリプロテクト
用メモリ４：テ′−タメモリ １３：嘗き
込ケ制（％ｐ用ケ°−ト５： データ１盲５
１４：プロテクト制作Ｐ用ケ２トロ： 〕゛ロロデ
２ｈエラー１言号 １５：プロテクト＋９央ηＫｔｓｔ
ｔＪ９ 惨ｐ用ゲート７：メｔリプロテクトを丈宅デゝ
タ １９：メモリプロ７クトテータ第２図 第３図 ＯＥｐで−ＯＮ
Claims (1)
- 演算時において演算の対象となるデータを読み出したり
演算結果を書き込んだりするデータメモリと、前記デー
タメモリに入力されるアドレス信号と同じアドレス信号
が入力されるようになっていて前記データメモリにおけ
るメモリプロテクトの対象となるデータを書き込んだ領
域のアドレスと同じアドレスにメモリプロテクト領域を
１ワード単位で設定して該メモリプロテクト領域のアド
レスに書き込みが行われようとするときメモリプロテク
トデータを出力するメモリプロテクト用メモリと、前記
メモリプロテクトの対象となるデータをあるアドレスの
前記データメモリに書き込む時にメモリプロテクト設定
データを前記メモリプロテクト用メモリの同一アドレス
に書き込む制御を行うプロテクト領域設定制御用ゲート
と、前記メモリプロテクト用メモリから前記メモリプロ
テクトデータが出力された時にプロテクトエラー信号を
出力するプロテクト制御用ゲートと、前記プロテクトエ
ラー信号が出力された際に前記データメモリの書き込み
を禁止する制御を行う書き込み制御用ゲートとを備えた
演算処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61204011A JPS6359643A (ja) | 1986-08-29 | 1986-08-29 | 演算処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61204011A JPS6359643A (ja) | 1986-08-29 | 1986-08-29 | 演算処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6359643A true JPS6359643A (ja) | 1988-03-15 |
Family
ID=16483292
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61204011A Pending JPS6359643A (ja) | 1986-08-29 | 1986-08-29 | 演算処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6359643A (ja) |
-
1986
- 1986-08-29 JP JP61204011A patent/JPS6359643A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0267613B1 (en) | Micro processor capable of being connected with coprocessor | |
| JPH01108653A (ja) | メモリ内容保護回路 | |
| JPS6359643A (ja) | 演算処理装置 | |
| JPH02128266A (ja) | 保護機能付レジスタ | |
| JPH01232452A (ja) | ワンチッププロセッサ | |
| KR0153537B1 (ko) | 메모리 번지 데이타를 선행 선택하는 신호처리 구조 | |
| JPH0232663B2 (ja) | Jokentsukihikakuenzansochi | |
| JPH01116702A (ja) | シーケンスコントローラ | |
| JP2985244B2 (ja) | 情報処理装置 | |
| JPH05282133A (ja) | 演算方式 | |
| JPS63280333A (ja) | マイクロプログラム制御装置 | |
| JPH04338825A (ja) | 演算処理装置 | |
| JPH05233026A (ja) | マイクロコンピュータ回路 | |
| JPS62257700A (ja) | Ｅｅｐｒｏｍの書込み制御方式 | |
| JPS6136256B2 (ja) | ||
| JPH06103154A (ja) | 共有メモリ制御装置 | |
| JPH0561669A (ja) | 半導体計算装置および電子機器 | |
| JPS6011956A (ja) | レジスタ制御方式 | |
| JPS63629A (ja) | デ−タ処理方式 | |
| JPH02309442A (ja) | マイクロプロセッサ | |
| JPH0573240B2 (ja) | ||
| JPH03168845A (ja) | 命令実行制御方式 | |
| JPS6170651A (ja) | デ−タアレイの移動方式 | |
| JPH06230958A (ja) | プロセッサ | |
| JPH03164945A (ja) | データ処理装置 |