JPS6360946B2 - - Google Patents
Info
- Publication number
- JPS6360946B2 JPS6360946B2 JP5545782A JP5545782A JPS6360946B2 JP S6360946 B2 JPS6360946 B2 JP S6360946B2 JP 5545782 A JP5545782 A JP 5545782A JP 5545782 A JP5545782 A JP 5545782A JP S6360946 B2 JPS6360946 B2 JP S6360946B2
- Authority
- JP
- Japan
- Prior art keywords
- error detection
- bipolar
- signal
- code
- detection circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 33
- 238000006243 chemical reaction Methods 0.000 claims description 12
- 238000006467 substitution reaction Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 7
- 238000000605 extraction Methods 0.000 description 7
- 230000007257 malfunction Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
- H04L25/4923—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes using ternary codes
- H04L25/4925—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes using ternary codes using balanced bipolar ternary codes
Landscapes
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
Description
【発明の詳細な説明】
本発明はBnZS符号の符号誤り検出装置に関す
る。
る。
BnZS符号とは、バイポーラ符号を改良し、零
が連続した信号をも伝送可能にした３値信号であ
る。BnZS符号方式では、２値符号の零がｎビツ
ト連続したときにはバイポーラ誤りパルスを含ん
だ予め決められたパターンに置換し、その他のと
きにはバイポーラ則に従つた３値符号に置換す
る。第１図はｎが６、即ちB6ZS符号の変換則を
示した図である。図において、Ｂは前位のパルス
と逆極性のパルス、Ｖは前位のパルスと同極性の
パルスを表わす。第２図は第１図に示された
B6ZS符号の変換則によるタイムチヤートの一例
を示した図である。第２図において、１は２値符
号、２はバイポーラ符号、３はB6ZS符号を示し
ている。図からわかるように、２値符号１がｔ＝
２〜８で連続して零のとき、B6ZS符号３では第
１図に示された変換則に従つて−１、０、−１、
１、０、１を出力している。
が連続した信号をも伝送可能にした３値信号であ
る。BnZS符号方式では、２値符号の零がｎビツ
ト連続したときにはバイポーラ誤りパルスを含ん
だ予め決められたパターンに置換し、その他のと
きにはバイポーラ則に従つた３値符号に置換す
る。第１図はｎが６、即ちB6ZS符号の変換則を
示した図である。図において、Ｂは前位のパルス
と逆極性のパルス、Ｖは前位のパルスと同極性の
パルスを表わす。第２図は第１図に示された
B6ZS符号の変換則によるタイムチヤートの一例
を示した図である。第２図において、１は２値符
号、２はバイポーラ符号、３はB6ZS符号を示し
ている。図からわかるように、２値符号１がｔ＝
２〜８で連続して零のとき、B6ZS符号３では第
１図に示された変換則に従つて−１、０、−１、
１、０、１を出力している。
従来のBnZS符号を用いた信号の符号誤り検出
装置では、後で詳述するが、デジタル回路だけで
なくタイミング抽出回路を必要とするため高価で
あり、また装置規模も大きいという欠点があつ
た。
装置では、後で詳述するが、デジタル回路だけで
なくタイミング抽出回路を必要とするため高価で
あり、また装置規模も大きいという欠点があつ
た。
本発明の目的は、タイミング抽出回路を必要と
しないデジタル回路のみで構成できるBnZS符号
誤り検出装置を提供することにある。
しないデジタル回路のみで構成できるBnZS符号
誤り検出装置を提供することにある。
本発明の他の目的は、装置規模の小さいBnZS
符号誤り検出装置を提供することにある。
符号誤り検出装置を提供することにある。
本発明によれば、入力両極性信号の同一極性パ
ルスが連続したことを検出するバイポーラ誤り検
出回路と、上記入力両極性信号を単極性信号に変
換する変換回路と、上記バイポーラ誤り検出回路
の出力をデータ入力とし上記単極性信号によつて
該データをシフトレジスタと、該シフトレジスタ
の各段の出力よりBnZS符号の零置換パターンを
検出するパターン検出回路とから構成され、上記
パターン検出回路の出力信号によつて上記シフト
レジスタをクリアし、該シフトレジスタの最終段
の出力信号を装置の出力信号とするBnZS符号誤
り検出装置が得られる。
ルスが連続したことを検出するバイポーラ誤り検
出回路と、上記入力両極性信号を単極性信号に変
換する変換回路と、上記バイポーラ誤り検出回路
の出力をデータ入力とし上記単極性信号によつて
該データをシフトレジスタと、該シフトレジスタ
の各段の出力よりBnZS符号の零置換パターンを
検出するパターン検出回路とから構成され、上記
パターン検出回路の出力信号によつて上記シフト
レジスタをクリアし、該シフトレジスタの最終段
の出力信号を装置の出力信号とするBnZS符号誤
り検出装置が得られる。
以下図面を参照して詳細に説明する。
第３図は従来のBnZS符号誤り検出装置の構成
を示したブロツク図である。以下、第３図の従来
装置の構成および動作を説明する。
を示したブロツク図である。以下、第３図の従来
装置の構成および動作を説明する。
変換回路１は入力両極性（３値）信号をその正
極性および負極性のパルスの有無に対応した２系
列の２値信号に変換する。該変換された２値信号
はシフトレジスタ２，３のデータ入力とし、また
タイミング抽出回路４にも入力される。タイミン
グ抽出回路４は、タイミング信号を出力し、該タ
イミング信号によつてシフトレジスタ２，３をシ
フトする。パターン検出回路５は、シフトレジス
タ２，３の各段の出力より零置換パターンを検出
し、パターン検出回路５の出力信号によりシフト
レジスタ２，３をクリアする。バイポーラ誤り検
出回路６は、シフトレジスタ２，３の最終段の出
力信号を入力し、バイポーラ誤りを検出する。こ
のバイポーラ誤り検出回路６の出力信号を装置の
出力信号とする。
極性および負極性のパルスの有無に対応した２系
列の２値信号に変換する。該変換された２値信号
はシフトレジスタ２，３のデータ入力とし、また
タイミング抽出回路４にも入力される。タイミン
グ抽出回路４は、タイミング信号を出力し、該タ
イミング信号によつてシフトレジスタ２，３をシ
フトする。パターン検出回路５は、シフトレジス
タ２，３の各段の出力より零置換パターンを検出
し、パターン検出回路５の出力信号によりシフト
レジスタ２，３をクリアする。バイポーラ誤り検
出回路６は、シフトレジスタ２，３の最終段の出
力信号を入力し、バイポーラ誤りを検出する。こ
のバイポーラ誤り検出回路６の出力信号を装置の
出力信号とする。
以上述べたように、従来の装置ではデジタル回
路だけでなく高価なタイミング抽出回路を必要と
し、また装置規模も大きいものであつた。
路だけでなく高価なタイミング抽出回路を必要と
し、また装置規模も大きいものであつた。
第４図は本発明によるBnZS符号誤り検出装置
の構成を示したブロツク図であり、６はバイポー
ラ誤り検出回路、７は変換回路、８はシフトレジ
スタ、９はパターン検出回路を示している。
の構成を示したブロツク図であり、６はバイポー
ラ誤り検出回路、７は変換回路、８はシフトレジ
スタ、９はパターン検出回路を示している。
第５図は本発明を第１図に示したB6ZS符号に
対する誤り検出装置の一実施例の構成を示したブ
ロツク図である。図中、第４図と同一の記号は同
一の機能を有する。本実施例のパターン検出回路
９はアンドゲートから構成されている。なお、変
換回路７の出力信号をアンドゲートに入力してい
るのは、変化時点での誤動作を防止するためであ
る。本実施例では両極性信号がVBVと並んだと
きには零置換パターンであると判別し、符号誤り
としていない。
対する誤り検出装置の一実施例の構成を示したブ
ロツク図である。図中、第４図と同一の記号は同
一の機能を有する。本実施例のパターン検出回路
９はアンドゲートから構成されている。なお、変
換回路７の出力信号をアンドゲートに入力してい
るのは、変化時点での誤動作を防止するためであ
る。本実施例では両極性信号がVBVと並んだと
きには零置換パターンであると判別し、符号誤り
としていない。
第６図は第５図に示された装置の各部の波形の
タイムチヤートの一実施例を示したものである。
図中ａ〜ｇはそれぞれ第５図のａ〜ｇにおける波
形を示している。ｔ＝４〜10のａの波形はB6ZS
符号による零置換パターンである。そのときｃの
波形に示されるように、ｔ＝６〜７、９〜10でバ
イポーラ誤りを検出する。しかしながらアンドゲ
ート９の出力信号によりｔ＝10時点でフリツプフ
ロツプ８はクリアされるので、BnZS符号誤りと
しない。一方、ｔ＝12〜13のａの波形のような誤
りパルスはクリアされず、ｔ＝17〜19のｇに示さ
れるようにB6ZS符号誤りが検出される。このよ
うに、本実施例は、誤り検出装置として満足に動
作することがわかる。
タイムチヤートの一実施例を示したものである。
図中ａ〜ｇはそれぞれ第５図のａ〜ｇにおける波
形を示している。ｔ＝４〜10のａの波形はB6ZS
符号による零置換パターンである。そのときｃの
波形に示されるように、ｔ＝６〜７、９〜10でバ
イポーラ誤りを検出する。しかしながらアンドゲ
ート９の出力信号によりｔ＝10時点でフリツプフ
ロツプ８はクリアされるので、BnZS符号誤りと
しない。一方、ｔ＝12〜13のａの波形のような誤
りパルスはクリアされず、ｔ＝17〜19のｇに示さ
れるようにB6ZS符号誤りが検出される。このよ
うに、本実施例は、誤り検出装置として満足に動
作することがわかる。
以上の説明では、B6ZS符号誤り検出装置の場
合についてだけ述べたが、一般のBnZS符号誤り
検出装置にも本発明を適用できるのは言うまでも
ない。
合についてだけ述べたが、一般のBnZS符号誤り
検出装置にも本発明を適用できるのは言うまでも
ない。
以上詳述したように、本発明によれば、タイミ
ング抽出回路を必要とせず、また小さい装置規模
のBnZS符号誤り検出装置を得ることができる。
ング抽出回路を必要とせず、また小さい装置規模
のBnZS符号誤り検出装置を得ることができる。
第１図はB6ZS符号の変換則を示した図、第２
図はB6ZS符号の変換則によるタイムチヤートの
一例を示した図、第３図は従来のBnZS符号誤り
検出装置の構成を示したブロツク図、第４図は本
発明によるBnZS符号誤り検出装置の構成を示し
たブロツク図、第５図は本発明によるB6ZS符号
誤り検出装置の一実施例の構成を示したブロツク
図、第６図は第５図に示された装置の各部の波形
のタイムチヤートの一実施例を示した図である。 記号の説明：１は変換回路、２，３はシフトレ
ジスタ、４はタイミング抽出回路、５はパターン
検出回路、６はバイポーラ誤り検出回路、７は変
換回路、８はシフトレジスタ、９はパターン検出
回路をそれぞれあらわしている。
図はB6ZS符号の変換則によるタイムチヤートの
一例を示した図、第３図は従来のBnZS符号誤り
検出装置の構成を示したブロツク図、第４図は本
発明によるBnZS符号誤り検出装置の構成を示し
たブロツク図、第５図は本発明によるB6ZS符号
誤り検出装置の一実施例の構成を示したブロツク
図、第６図は第５図に示された装置の各部の波形
のタイムチヤートの一実施例を示した図である。 記号の説明：１は変換回路、２，３はシフトレ
ジスタ、４はタイミング抽出回路、５はパターン
検出回路、６はバイポーラ誤り検出回路、７は変
換回路、８はシフトレジスタ、９はパターン検出
回路をそれぞれあらわしている。
Claims (1)
- １ 入力両極性信号の同一極性パルスが連続した
ことを検出するバイポーラ誤り検出回路と、上記
入力両極性信号を単極性信号に変換する変換回路
と、上記バイポーラ誤り検出回路の出力信号をデ
ータ入力とし上記単極性信号によつて該データを
シフトするシフトレジスタと、該シフトレジスタ
の各段の出力によりBnZS符号の零置換パターン
を検出して該シフトレジスタをクリアするパター
ン検出回路とを有し、上記シフトレジスタの最終
段の出力信号を装置の出力信号とするBnZS符号
誤り検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5545782A JPS58173946A (ja) | 1982-04-05 | 1982-04-05 | ＢｎＺＳ符号誤り検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5545782A JPS58173946A (ja) | 1982-04-05 | 1982-04-05 | ＢｎＺＳ符号誤り検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58173946A JPS58173946A (ja) | 1983-10-12 |
| JPS6360946B2 true JPS6360946B2 (ja) | 1988-11-25 |
Family
ID=12999125
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5545782A Granted JPS58173946A (ja) | 1982-04-05 | 1982-04-05 | ＢｎＺＳ符号誤り検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58173946A (ja) |
-
1982
- 1982-04-05 JP JP5545782A patent/JPS58173946A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58173946A (ja) | 1983-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6360946B2 (ja) | ||
| JPS642306B2 (ja) | ||
| EP0359265A2 (en) | Zero string error detection circuit | |
| JPH0124386B2 (ja) | ||
| JPH0616635B2 (ja) | 誤りパルス検出回路 | |
| JPS61289741A (ja) | 連送保護回路 | |
| SU1658391A1 (ru) | Преобразователь последовательного кода в параллельный | |
| EP0740863B1 (en) | Pulse density mapping method for delta sigma modulators | |
| SU843224A2 (ru) | Формирователь квазитроичного кода | |
| SU1547071A1 (ru) | Преобразователь кодов | |
| JPS59105789A (ja) | コ−ド信号検出回路 | |
| JPS6124853B2 (ja) | ||
| JPS5970060A (ja) | 復号回路 | |
| SU1569822A1 (ru) | Устройство дл подсчета количества единиц в двоичном числе | |
| JPS6340384B2 (ja) | ||
| SU1547079A1 (ru) | Устройство дл амплитудной коррекции кодов | |
| SU934469A1 (ru) | Устройство дл вычислени логарифмических функций | |
| JPH0253326A (ja) | Ｈｄｂ−３デコーダ符号則誤検出回路 | |
| SU1418909A1 (ru) | Преобразователь форматов данных | |
| SU813810A1 (ru) | Устройство дл передачи дискретныхСигНАлОВ | |
| SU1425848A1 (ru) | Преобразователь параллельного кода в последовательный | |
| SU1557681A1 (ru) | Преобразователь модул рного кода | |
| SU1005033A1 (ru) | Устройство дл сортировки чисел | |
| JPS6318366B2 (ja) | ||
| JPS5829904B2 (ja) | 符号変換装置 |