JPS6361803B2 - - Google Patents
Info
- Publication number
- JPS6361803B2 JPS6361803B2 JP55180294A JP18029480A JPS6361803B2 JP S6361803 B2 JPS6361803 B2 JP S6361803B2 JP 55180294 A JP55180294 A JP 55180294A JP 18029480 A JP18029480 A JP 18029480A JP S6361803 B2 JPS6361803 B2 JP S6361803B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- input
- electrode
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/04—Modifications of control circuit to reduce distortion caused by control
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid-state elements
- H03G1/0023—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid-state elements in emitter-coupled or cascode amplifiers
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明は、
(a) 第１および第２のトランジスタのロング・テ
イル・ペア、 (b) 当該差動増幅回路の入力端子がその制御入力
端子に接続されるとともに、前記第１および第
２のロング・テイル・ペア夫々のテイルにおい
て含まれている第１および第２の出力電流通路
を有し、これら第１および第２の出力電流通路
における電流が当該差動増幅回路の入力端子へ
の信号の印加に応答して互いに反対方向に変わ
るように構成される電流源回路、 (c) 前記第１ロング・テイル・ペアの一方のトラ
ンジスタおよび前記第２ロング・テイル・ペア
の一方のトランジスタ夫々の出力電極回路に含
まれている第１および第２の直流負荷インピー
ダンス、 (d) 利得制御信号のその利得制御入力端子への印
加により、前記第１ロング・テイル・ペアの一
方のトランジスタおよび前記第２ロング・テイ
ル・ペアの一方のトランジスタが同一方向に駆
動され、また前記第１ロング・テイル・ペアの
他方のトランジスタおよび前記第２ロング・テ
イル・ペアの他方のトランジスタが逆方向に駆
動されるように、前記第１および第２のロン
グ・テイル・ペアのトランジスタの制御電極に
接続される利得制御入力端子および (e) 前記第１ロング・テイル・ペアの一方のトラ
ンジスタおよび前記第２ロング・テイル・ペア
の一方のトランジスタ夫々の出力電極に接続さ
れている前記第１および第２の直流負荷インピ
ーダンスのターミナルにおけるスタンデイング
電圧を前記利得制御信号の値に実質的に依存し
ないで維持する維持手段 を具える利得可変形差動増幅回路に関する。
イル・ペア、 (b) 当該差動増幅回路の入力端子がその制御入力
端子に接続されるとともに、前記第１および第
２のロング・テイル・ペア夫々のテイルにおい
て含まれている第１および第２の出力電流通路
を有し、これら第１および第２の出力電流通路
における電流が当該差動増幅回路の入力端子へ
の信号の印加に応答して互いに反対方向に変わ
るように構成される電流源回路、 (c) 前記第１ロング・テイル・ペアの一方のトラ
ンジスタおよび前記第２ロング・テイル・ペア
の一方のトランジスタ夫々の出力電極回路に含
まれている第１および第２の直流負荷インピー
ダンス、 (d) 利得制御信号のその利得制御入力端子への印
加により、前記第１ロング・テイル・ペアの一
方のトランジスタおよび前記第２ロング・テイ
ル・ペアの一方のトランジスタが同一方向に駆
動され、また前記第１ロング・テイル・ペアの
他方のトランジスタおよび前記第２ロング・テ
イル・ペアの他方のトランジスタが逆方向に駆
動されるように、前記第１および第２のロン
グ・テイル・ペアのトランジスタの制御電極に
接続される利得制御入力端子および (e) 前記第１ロング・テイル・ペアの一方のトラ
ンジスタおよび前記第２ロング・テイル・ペア
の一方のトランジスタ夫々の出力電極に接続さ
れている前記第１および第２の直流負荷インピ
ーダンスのターミナルにおけるスタンデイング
電圧を前記利得制御信号の値に実質的に依存し
ないで維持する維持手段 を具える利得可変形差動増幅回路に関する。
尚、ここで“入力電極”、“出力電極”および
“制御電極”という語はバイポーラ・トランジス
タの場合には“エミツタ”、“コレクタ”および
“ベース”をそれぞれ意味し、電界効果トランジ
スタの場合には“ソース”、“ドレイン”および
“ゲート”をそれぞれ意味するものと解する。
“制御電極”という語はバイポーラ・トランジス
タの場合には“エミツタ”、“コレクタ”および
“ベース”をそれぞれ意味し、電界効果トランジ
スタの場合には“ソース”、“ドレイン”および
“ゲート”をそれぞれ意味するものと解する。
この種差動増幅回路は西ドイツ公開公報第
2723750号および第2813856号からも既知であり、
そこに開示されている技術では前述のスタンデイ
ング電圧（standing voltage）に生じるであろう
変化を補償するために、利得制御信号の値に従つ
て負荷インピーダンスの他方のターミナルが接続
されている点での電位を調整するように前記の手
段を配置させている。
2723750号および第2813856号からも既知であり、
そこに開示されている技術では前述のスタンデイ
ング電圧（standing voltage）に生じるであろう
変化を補償するために、利得制御信号の値に従つ
て負荷インピーダンスの他方のターミナルが接続
されている点での電位を調整するように前記の手
段を配置させている。
本発明の目的はより簡単にできる前述の種類の
代わりの差動増幅回路を提供することにある。
代わりの差動増幅回路を提供することにある。
従つて、本発明によれば、前記維持手段は電流
分割回路を有するとともに、この電流分割回路
は、 (i) 前記第１および第２のロング・テイル・ペア
の他方のトランジスタの出力電極に接続されて
いる入力端子、 (ii) 前記第１直流負荷インピーダンスの前記ター
ミナルと前記第２直流負荷インピーダンスの前
記ターミナルとに夫々接続されている第１およ
び第２の出力端子、 (iii) 当該電流分割回路の前記入力端子に入力電極
が接続されかつ当該電流分割回路の前記第１お
よび第２の出力端子の一方の出力端子に出力電
極が接続される別のトランジスタおよび (iv) 当該電流分割回路の前記入力端子と当該電流
分割回路の前記第１および第２の出力端子の他
方の出力端子との間に含まれている半導体接合 を有するとともに、 前記半導体接合は、前記別のトランジスタの制
御電極と前記電流分割回路の入力端子との間に、
この電流分割回路の入力端子から見て前記別のト
ランジスタの制御電極−入力電極接合が有する極
性と同じ極性を有するように接続される ことを特徴とする。
分割回路を有するとともに、この電流分割回路
は、 (i) 前記第１および第２のロング・テイル・ペア
の他方のトランジスタの出力電極に接続されて
いる入力端子、 (ii) 前記第１直流負荷インピーダンスの前記ター
ミナルと前記第２直流負荷インピーダンスの前
記ターミナルとに夫々接続されている第１およ
び第２の出力端子、 (iii) 当該電流分割回路の前記入力端子に入力電極
が接続されかつ当該電流分割回路の前記第１お
よび第２の出力端子の一方の出力端子に出力電
極が接続される別のトランジスタおよび (iv) 当該電流分割回路の前記入力端子と当該電流
分割回路の前記第１および第２の出力端子の他
方の出力端子との間に含まれている半導体接合 を有するとともに、 前記半導体接合は、前記別のトランジスタの制
御電極と前記電流分割回路の入力端子との間に、
この電流分割回路の入力端子から見て前記別のト
ランジスタの制御電極−入力電極接合が有する極
性と同じ極性を有するように接続される ことを特徴とする。
特公昭50−4425号特許公報に記載されている回
路の有する欠点を解消できるとともに、直流負荷
インピーダンスの他方のターミナルにおける電位
を変えるよりも当該インピーダンスを経て流れる
電流を変えることによつて当該インピーダンスの
所定のターミナルにおける電圧を調節するほうが
より扱いやすくなり得る場合があることが判つ
た。
路の有する欠点を解消できるとともに、直流負荷
インピーダンスの他方のターミナルにおける電位
を変えるよりも当該インピーダンスを経て流れる
電流を変えることによつて当該インピーダンスの
所定のターミナルにおける電圧を調節するほうが
より扱いやすくなり得る場合があることが判つ
た。
以下図面により本発明の実施例につき説明す
る。
る。
第１図に示す利得可変形差動増幅器において
は、２個のnpnトランジスタ１および２で第１差
動増幅器すなわちロング・テイルド・ペアを構成
し、これらトランジスタのベースを入力端子（タ
ーミナル）１１および１２にそれぞれ接続し、こ
れら両入力端子間に利得制御信号Ueを供給する
ように構成している。これらトランジスタ１およ
び２のエミツタを相互接続するとともにnpnトラ
ンジスタ７のコレクタに接続する。
は、２個のnpnトランジスタ１および２で第１差
動増幅器すなわちロング・テイルド・ペアを構成
し、これらトランジスタのベースを入力端子（タ
ーミナル）１１および１２にそれぞれ接続し、こ
れら両入力端子間に利得制御信号Ueを供給する
ように構成している。これらトランジスタ１およ
び２のエミツタを相互接続するとともにnpnトラ
ンジスタ７のコレクタに接続する。
２個のトランジスタ５および６は第２差動増幅
器すなわち第２ロング・テイルド・ペアを構成
し、これらトランジスタのベースを利得制御信号
用の入力端子１１および１２にそれぞれ接続し、
トランジスタ５および６のエミツタをトランジス
タ８のコレクタに接続する。トランジスタ７およ
び８の相互接続されたエミツタはこのエミツタと
アースとの間に接続された電流源９から少なくと
もほぼ一定の電流を共に受ける。これらトランジ
スタ８および７のベースを端子（ターミナル）１
３および１４にそれぞれ接続し、これら端子間に
交流入力信号USを供給する。トランジスタ７お
よび８のエミツタ・リードには抵抗１０ａおよび
１０ｂをそれぞれ含ませてもよく、その場合には
駆動信号処理範囲を改善することができる。ここ
に示した７〜１０ａ，１０ｂまでの構成成分は２
出力を有する可制御形電流源回路を形成してお
り、これら出力端子での電流は入力信号USの変
動に応動して互いに反対方向に変化することがわ
かる。
器すなわち第２ロング・テイルド・ペアを構成
し、これらトランジスタのベースを利得制御信号
用の入力端子１１および１２にそれぞれ接続し、
トランジスタ５および６のエミツタをトランジス
タ８のコレクタに接続する。トランジスタ７およ
び８の相互接続されたエミツタはこのエミツタと
アースとの間に接続された電流源９から少なくと
もほぼ一定の電流を共に受ける。これらトランジ
スタ８および７のベースを端子（ターミナル）１
３および１４にそれぞれ接続し、これら端子間に
交流入力信号USを供給する。トランジスタ７お
よび８のエミツタ・リードには抵抗１０ａおよび
１０ｂをそれぞれ含ませてもよく、その場合には
駆動信号処理範囲を改善することができる。ここ
に示した７〜１０ａ，１０ｂまでの構成成分は２
出力を有する可制御形電流源回路を形成してお
り、これら出力端子での電流は入力信号USの変
動に応動して互いに反対方向に変化することがわ
かる。
トランジスタ１および５のコレクタを直流負荷
インピーダンス１７および１８を経て電源の正端
子＋Ｕにそれぞれ接続する。これらインピーダン
スはそれぞれ無効分を与えるかも知れないが、こ
れらインピーダンスの各々を1kΩの負荷抵抗に
よつて構成してもよい。
インピーダンス１７および１８を経て電源の正端
子＋Ｕにそれぞれ接続する。これらインピーダン
スはそれぞれ無効分を与えるかも知れないが、こ
れらインピーダンスの各々を1kΩの負荷抵抗に
よつて構成してもよい。
トランジスタ１および５のエミツタにはトラン
ジスタ７および８から互いに逆相関係にある信号
電流をそれぞれ供給されるので、これら出力イン
ピーダンス１７および１８では互いに位相が反対
の電圧降下が起る。これら電圧の差電圧がこの装
置の出力電圧UAとなり、この出力電圧はトラン
ジスタ１および５のコレクタにそれぞれ接続され
た端子（ターミナル）２１および２２間に現われ
る。
ジスタ７および８から互いに逆相関係にある信号
電流をそれぞれ供給されるので、これら出力イン
ピーダンス１７および１８では互いに位相が反対
の電圧降下が起る。これら電圧の差電圧がこの装
置の出力電圧UAとなり、この出力電圧はトラン
ジスタ１および５のコレクタにそれぞれ接続され
た端子（ターミナル）２１および２２間に現われ
る。
２個の差動増幅器１，２および５，６の２個の
他方のトランジスタ２および６のコレクタを相互
に接続する。これら他のトランジスタのエミツタ
にはトランジスタ７および８から互いに位相が反
対の信号電流がそれぞれ供給されるので、それら
の共通コレクタ・リード２０での信号成分は互い
に相殺し合う。尚、これら信号成分はコレクタ電
流を担持している。トランジスタ２および６のベ
ースを利得制御信号用の同一の入力端子１２に接
続されているので、利得制御信号がリード２０の
電流を制御する。トランジスタ１および５のベー
スを共に利得制御信号用の他方の入力端子１１に
接続されているので、この利得制御電圧Ueがト
ランジスタ１および２によつて流される電流に反
対方向の影響を与え、このためこれらトランジス
タが負荷インピーダンス１７および１８へ交流信
号を転送する。これがため、利得制御電圧Ueは、
その値によつてトランジスタ７および８からの交
流信号電流が負荷インピーダンス１７および１８
へと転送させる量を決めることができるように、
差動増幅器１，２および５，６を制御する。何ら
他に手段を講じなければ、この利得制御電圧すな
わち制御信号Ueの値の変化に起因して負荷イン
ピーダンス１７および１８を流れるスタンデイン
グ電流も変化し、よつて出力端子２１および２２
での直流レベルが端子１１および１２間の利得制
御信号Ueの値に依存することとなる。
他方のトランジスタ２および６のコレクタを相互
に接続する。これら他のトランジスタのエミツタ
にはトランジスタ７および８から互いに位相が反
対の信号電流がそれぞれ供給されるので、それら
の共通コレクタ・リード２０での信号成分は互い
に相殺し合う。尚、これら信号成分はコレクタ電
流を担持している。トランジスタ２および６のベ
ースを利得制御信号用の同一の入力端子１２に接
続されているので、利得制御信号がリード２０の
電流を制御する。トランジスタ１および５のベー
スを共に利得制御信号用の他方の入力端子１１に
接続されているので、この利得制御電圧Ueがト
ランジスタ１および２によつて流される電流に反
対方向の影響を与え、このためこれらトランジス
タが負荷インピーダンス１７および１８へ交流信
号を転送する。これがため、利得制御電圧Ueは、
その値によつてトランジスタ７および８からの交
流信号電流が負荷インピーダンス１７および１８
へと転送させる量を決めることができるように、
差動増幅器１，２および５，６を制御する。何ら
他に手段を講じなければ、この利得制御電圧すな
わち制御信号Ueの値の変化に起因して負荷イン
ピーダンス１７および１８を流れるスタンデイン
グ電流も変化し、よつて出力端子２１および２２
での直流レベルが端子１１および１２間の利得制
御信号Ueの値に依存することとなる。
このような状態が起らないようにするために、
トランジスタ２および６のコレクタ電流の和電流
を電流分割器すなわち分流器を用いて２つの部分
に分流させ、これら２つの部分を出力端子２１お
よび２２へそれぞれすなわち負荷抵抗１７および
１８へそれぞれ供給する。尚、前述した和電流は
リード２０に流れかつ入力信号USから発生する
成分は何ら含んでいない。
トランジスタ２および６のコレクタ電流の和電流
を電流分割器すなわち分流器を用いて２つの部分
に分流させ、これら２つの部分を出力端子２１お
よび２２へそれぞれすなわち負荷抵抗１７および
１８へそれぞれ供給する。尚、前述した和電流は
リード２０に流れかつ入力信号USから発生する
成分は何ら含んでいない。
この分流器はリード２０とnpnトランジスタ２
５および２６のエミツタとの間にそれぞれ接続さ
せた２個の抵抗２３および２４を含む。これらト
ランジスタのベースを相互に接続してこれを電源
２７の定電流電圧端子に接続し、この電源を例え
ば電源Ｕの両端子間に接続された分圧器で構成し
てもよい。トランジスタ２５および２６のベース
の場合と同様に、抵抗２３および２４の下側の端
部は同一電位にあるので、このリード２０によつ
て運ばれる電流をトランジスタ２５および２６間
で、抵抗２３および２４の値の比率とはほぼ逆の
比率で、分流する。例えば抵抗値が等しい場合に
は、電流は１：１の比で分流され、端子２１およ
び２２に接続された外部負荷を無視出来る場合に
はこれら２つの分流部分は出力端子２１および２
２にすなわち抵抗１７および１８にそれぞれ流れ
る。リード２０でのスタンデイング電流とトラン
ジスタ１および５のコレクタ・リードでのスタン
デイング電流とは利得制御電圧Ueの変化によつ
て反対方向に変化するので、トランジスタ１およ
び２５によつて出力端子２１に供給される電流の
直流分の変化は互いに補償し合い、よつて端子２
１における直流レベルは制御電圧Ueの影響を受
けない状態に留まる。トランジスタ５および２６
によつて出力端子２２に供給される電流の直流成
分従つて端子２２での直流レベルに対しても同じ
ことが云える。
５および２６のエミツタとの間にそれぞれ接続さ
せた２個の抵抗２３および２４を含む。これらト
ランジスタのベースを相互に接続してこれを電源
２７の定電流電圧端子に接続し、この電源を例え
ば電源Ｕの両端子間に接続された分圧器で構成し
てもよい。トランジスタ２５および２６のベース
の場合と同様に、抵抗２３および２４の下側の端
部は同一電位にあるので、このリード２０によつ
て運ばれる電流をトランジスタ２５および２６間
で、抵抗２３および２４の値の比率とはほぼ逆の
比率で、分流する。例えば抵抗値が等しい場合に
は、電流は１：１の比で分流され、端子２１およ
び２２に接続された外部負荷を無視出来る場合に
はこれら２つの分流部分は出力端子２１および２
２にすなわち抵抗１７および１８にそれぞれ流れ
る。リード２０でのスタンデイング電流とトラン
ジスタ１および５のコレクタ・リードでのスタン
デイング電流とは利得制御電圧Ueの変化によつ
て反対方向に変化するので、トランジスタ１およ
び２５によつて出力端子２１に供給される電流の
直流分の変化は互いに補償し合い、よつて端子２
１における直流レベルは制御電圧Ueの影響を受
けない状態に留まる。トランジスタ５および２６
によつて出力端子２２に供給される電流の直流成
分従つて端子２２での直流レベルに対しても同じ
ことが云える。
これとは異なり、抵抗２３および２４に対し等
しくない値を選ぶことによつて、リード２０から
の電流の互いに異なる量の分流電流を２つの出力
端子に供給することが可能である。これは、利得
制御電圧Ueが変化すると出力抵抗１７および１
８の端子間でのスタンデイング電圧がそれぞれ互
いに異つて変化してしまうような場合に、行なわ
れ得る。
しくない値を選ぶことによつて、リード２０から
の電流の互いに異なる量の分流電流を２つの出力
端子に供給することが可能である。これは、利得
制御電圧Ueが変化すると出力抵抗１７および１
８の端子間でのスタンデイング電圧がそれぞれ互
いに異つて変化してしまうような場合に、行なわ
れ得る。
その代わりに、第１図に破線および破線×印で
示しているように、差動増幅器１および５の、増
幅された入力信号が流れるコレクタをトランジス
タ２５および２６のエミツタにそれぞれ接続しか
つこれらコレクタと出力端子２１および２２との
直接接続を切断するようになすことも可能であ
る。このようにすれば、トランジスタ１および５
のコレクタ電流にはトランジスタ２５および２６
のエミツタ入力端子において反対方向に変化して
いる直流成分がそれぞれ加えられ、よつて直流電
圧の電源２７にベースが接続されているこれらト
ランジスタが分離トランジスタとして作用し、そ
れらのコレクタ間に出力信号UAが生ずる。
示しているように、差動増幅器１および５の、増
幅された入力信号が流れるコレクタをトランジス
タ２５および２６のエミツタにそれぞれ接続しか
つこれらコレクタと出力端子２１および２２との
直接接続を切断するようになすことも可能であ
る。このようにすれば、トランジスタ１および５
のコレクタ電流にはトランジスタ２５および２６
のエミツタ入力端子において反対方向に変化して
いる直流成分がそれぞれ加えられ、よつて直流電
圧の電源２７にベースが接続されているこれらト
ランジスタが分離トランジスタとして作用し、そ
れらのコレクタ間に出力信号UAが生ずる。
第２図は、第１図に示した回路の、ひし形符号
３１，３２および３３よりも上側の部分の変形例
を示す回路図である。この場合、第１図に示すト
ランジスタ２および６の共通コレクタ電流はリー
ド２０から端子（ターミナル）３１を経て第２図
の回路に供給され、さらに抵抗２３および２４を
経て再び２つの分離トランジスタ２５および２６
のエミツタに供給される。尚これら抵抗２３およ
び２４の抵抗値を好ましくは等しい値とする。こ
れらトランジスタのベースを相互接続し、この場
合にはこれらベースをさらにトランジスタ２５の
コレクタに接続し、よつて従来からも既知のよう
に電流ミラー回路を形成する。好ましくは同一の
比率を有するベース−エミツタ接合区域は別とし
て両トランジスタ２５および２６が同等である場
合には、この電流ミラー回路によつて、トランジ
スタ２５および２６のコレクタ電流間の比率を抵
抗２３および２４の値間の比率のほぼ逆の比率に
等しくせしめる。これら抵抗値が等しくかつトラ
ンジスタが同等である場合には、コレクタ電流も
ほぼ等しい。これらコレクタ電流を、電源の正端
子＋Ｕにそれぞれアノードが接続されているダイ
オード２７および２８のカソードに供給する。
pnpトランジスタ２９および３０のベース−エミ
ツタ接合をダイオード２７および２８とそれぞれ
並列に接続し、これらトランジスタのコレクタを
負荷抵抗３５および３６を経てアースに接続する
と共に出力端子２１および２２にそれぞれ接続す
る。
３１，３２および３３よりも上側の部分の変形例
を示す回路図である。この場合、第１図に示すト
ランジスタ２および６の共通コレクタ電流はリー
ド２０から端子（ターミナル）３１を経て第２図
の回路に供給され、さらに抵抗２３および２４を
経て再び２つの分離トランジスタ２５および２６
のエミツタに供給される。尚これら抵抗２３およ
び２４の抵抗値を好ましくは等しい値とする。こ
れらトランジスタのベースを相互接続し、この場
合にはこれらベースをさらにトランジスタ２５の
コレクタに接続し、よつて従来からも既知のよう
に電流ミラー回路を形成する。好ましくは同一の
比率を有するベース−エミツタ接合区域は別とし
て両トランジスタ２５および２６が同等である場
合には、この電流ミラー回路によつて、トランジ
スタ２５および２６のコレクタ電流間の比率を抵
抗２３および２４の値間の比率のほぼ逆の比率に
等しくせしめる。これら抵抗値が等しくかつトラ
ンジスタが同等である場合には、コレクタ電流も
ほぼ等しい。これらコレクタ電流を、電源の正端
子＋Ｕにそれぞれアノードが接続されているダイ
オード２７および２８のカソードに供給する。
pnpトランジスタ２９および３０のベース−エミ
ツタ接合をダイオード２７および２８とそれぞれ
並列に接続し、これらトランジスタのコレクタを
負荷抵抗３５および３６を経てアースに接続する
と共に出力端子２１および２２にそれぞれ接続す
る。
素子２７，２９および２８，３０によつて形成
される回路部分は第２および第３電流ミラー回路
（すなわち電流リピータ回路）をそれぞれ構成し、
これらの回路の入力端子には端子（ターミナル）
３２および３３からの電流とトランジスタ２５お
よび２６のコレクタ電流とを一緒に供給する。こ
の場合後者の電流は端子３２および３３からの電
流の直流分に対し反対に変化する。これらダイオ
ード２７および２８を、電流ミラー回路２３〜２
６におけるトランジスタ２５に対すると同様に、
ベースとコレクタとを相互接続させたトランジス
タによつて既知のように構成してもよい。これら
ダイオード２７および２８はインピーダンスとし
て作用し、これらダイオードを経て、増幅された
信号成分を含む、端子３２および３３からの電流
と、逆方向に変化している直流成分を含む、トラ
ンジスタ２５および２６からの電流とが加えられ
て直流成分の変動が互いに相殺されるようになし
てある。斯して、電流ミラー回路２７，２９およ
び２８，３０の出力回路では、制御電圧Ueが変
動すると、信号成分のみが変化するようになされ
ているので、出力端子２１および２２にはほぼ一
定の直流レベルが生ずる。
される回路部分は第２および第３電流ミラー回路
（すなわち電流リピータ回路）をそれぞれ構成し、
これらの回路の入力端子には端子（ターミナル）
３２および３３からの電流とトランジスタ２５お
よび２６のコレクタ電流とを一緒に供給する。こ
の場合後者の電流は端子３２および３３からの電
流の直流分に対し反対に変化する。これらダイオ
ード２７および２８を、電流ミラー回路２３〜２
６におけるトランジスタ２５に対すると同様に、
ベースとコレクタとを相互接続させたトランジス
タによつて既知のように構成してもよい。これら
ダイオード２７および２８はインピーダンスとし
て作用し、これらダイオードを経て、増幅された
信号成分を含む、端子３２および３３からの電流
と、逆方向に変化している直流成分を含む、トラ
ンジスタ２５および２６からの電流とが加えられ
て直流成分の変動が互いに相殺されるようになし
てある。斯して、電流ミラー回路２７，２９およ
び２８，３０の出力回路では、制御電圧Ueが変
動すると、信号成分のみが変化するようになされ
ているので、出力端子２１および２２にはほぼ一
定の直流レベルが生ずる。
第１図は本発明の利得可変形差動増幅回路の一
実施例を示す回路図、第２図は本発明の第２実施
例の一部分を示す回路図である。 １，２，５，６，７，８，２５，２６，２９，
３０……トランジスタ、９……電流源、１１〜１
４，２１，２２，３１〜３３，＋Ｕ……端子、１
０ａ，１０ｂ，２３，２４，３５，３６……抵
抗、１７，１８……負荷インピーダンス、２０…
…共通コレクタ・リード、２７，２８，Ｕ……電
源。
実施例を示す回路図、第２図は本発明の第２実施
例の一部分を示す回路図である。 １，２，５，６，７，８，２５，２６，２９，
３０……トランジスタ、９……電流源、１１〜１
４，２１，２２，３１〜３３，＋Ｕ……端子、１
０ａ，１０ｂ，２３，２４，３５，３６……抵
抗、１７，１８……負荷インピーダンス、２０…
…共通コレクタ・リード、２７，２８，Ｕ……電
源。
Claims (1)
- 【特許請求の範囲】 １ (a) 第１および第２のトランジスタのロン
グ・テイル・ペア、 (b) 当該差動増幅回路の入力端子がその制御入力
端子に接続されるとともに、前記第１および第
２のロング・テイル・ペア夫々のテイルにおい
て含まれている第１および第２の出力電流通路
を有し、これら第１および第２の出力電流通路
における電流が当該差動増幅回路の入力端子へ
の信号の印加に応答して互いに反対方向に変わ
るように構成される電流源回路、 (c) 前記第１ロング・テイル・ペアの一方のトラ
ンジスタおよび前記第２ロング・テイル・ペア
の一方のトランジスタ夫々の出力電極回路に含
まれている第１および第２の直流負荷インピー
ダンス、 (d) 利得制御信号のその利得制御入力端子への印
加により、前記第１ロング・テイル・ペアの一
方のトランジスタおよび前記第２ロング・テイ
ル・ペアの一方のトランジスタが同一方向に駆
動され、また前記第１ロング・テイル・ペアの
他方のトランジスタおよび前記第２ロング・テ
イル・ペアの他方のトランジスタが逆方向に駆
動されるように、前記第１および第２のロン
グ・テイル・ペアのトランジスタの制御電極に
接続される利得制御入力端子および (e) 前記第１ロング・テイル・ペアの一方のトラ
ンジスタおよび前記第２ロング・テイル・ペア
の一方のトランジスタ夫々の出力電極に接続さ
れている前記第１および第２の直流負荷インピ
ーダンスのターミナルにおけるスタンデイング
電圧を前記利得制御信号の値に実質的に依存し
ないで維持する維持手段 を具える利得可変形差動増幅回路において、 前記維持手段は電流分割回路を有するととも
に、この電流分割回路は、 (i) 前記第１および第２のロング・テイル・ペア
の他方のトランジスタの出力電極に接続されて
いる入力端子、 (ii) 前記第１直流負荷インピーダンスの前記ター
ミナルと前記第２直流負荷インピーダンスの前
記ターミナルとに夫々接続されている第１およ
び第２の出力端子、 (iii) 当該電流分割回路の前記入力端子に入力電極
が接続されかつ当該電流分割回路の前記第１お
よび第２の出力端子の一方の出力端子に出力電
極が接続される別のトランジスタおよび (iv) 当該電流分割回路の前記入力端子と当該電流
分割回路の前記第１および第２の出力端子の他
方の出力端子との間に含まれている半導体接合 を有するとともに、 前記半導体接合は、前記別のトランジスタの制
御電極と前記電流分割回路の入力端子との間に、
この電流分割回路の入力端子から見て前記別のト
ランジスタの制御電極−入力電極接合が有する極
性と同じ極性を有するように接続される ことを特徴とする利得可変形差動増幅回路。 ２ 前記半導体接合は、前記別のトランジスタと
同一導電形であり、かつ出力電極が制御電極に接
続されているさらに別のトランジスタの制御電極
−入力電極接合であるとともに、前記電流分割回
路の入力端子と前記別のトランジスタおよび前記
さらに別のトランジスタ夫々の入力電極との間の
接続に第１および第２の抵抗が含まれる ことを特徴とする請求の範囲１項に記載の利得可
変形差動増幅回路。 ３ 前記第１および第２の直流負荷インピーダン
スは第１および第２の電流リピータ回路の入力回
路夫々によつて形成され、 これら第１および第２の電流リピータ回路夫々
は入力端子の間に入力電流通路を有し、またその
入力電流通路を通る電流の通過に応答するように
その入力電流通路に流れる電流に線形的に比例し
てかつ和端子に対してその入力電流通路に流れる
電流と同一方向を有する電流を出力電流通路にお
いて流すことによつて構成されるとともに、 前記第１および第２の電流リピータ回路の入力
端子は前記第１および第２の直流負荷インピーダ
ンス夫々の前記ターミナルを構成する ことを特徴とする請求の範囲１項または２項に記
載の利得可変形差動増幅回路。 ４ 前記半導体接合は、前記別のトランジスタと
同一導電形であり、かつ前記電流分割回路の第１
および第２の出力端子の他方の出力端子に接続さ
れている出力電極を有するさらに別のトランジス
タの制御電極−入力電極接合であるとともに、前
記電流分割回路の入力端子と前記別のトランジス
タおよび前記さらに別のトランジスタの入力電極
との間の接続に第１および第２の抵抗が含まれ、
また前記別のトランジスタの制御電極および前記
さらに別のトランジスタの制御電極は定電位点に
接続される ことを特徴とする請求の範囲１項に記載の利得可
変形差動増幅回路。 ５ 前記第１ロング・テイル・ペアの一方のトラ
ンジスタおよび前記第２ロング・テイル・ペアの
一方のトランジスタの出力電極は前記別のトラン
ジスタおよび前記さらに別のトランジスタ夫々の
入力電極に接続されて、前記第１および第２の直
流負荷インピーダンス夫々へのそれらの出力電極
の接続は前記別のトランジスタおよび前記さらに
別のトランジスタ夫々の出力電極−入力電極の通
路を介してある ことを特徴とする請求の範囲４項に記載の利得可
変形差動増幅回路。 ６ 前記第１ロング・テイル・ペアの一方のトラ
ンジスタおよび前記第２ロング・テイル・ペアの
一方のトランジスタの出力電極は前記第１および
第２の直流負荷インピーダンスに直接に接続され
る ことを特徴とする請求の範囲１項乃至４項のいず
れかに記載の利得可変形差動増幅回路。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE2951637A DE2951637C2 (de) | 1979-12-21 | 1979-12-21 | Einstellbarer Transistor-Differenzverstärker |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5698918A JPS5698918A (en) | 1981-08-08 |
| JPS6361803B2 true JPS6361803B2 (ja) | 1988-11-30 |
Family
ID=6089214
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18029480A Granted JPS5698918A (en) | 1979-12-21 | 1980-12-19 | Variable gain differential amplifier circuit |
Country Status (11)
| Country | Link |
|---|---|
| US (1) | US4360786A (ja) |
| JP (1) | JPS5698918A (ja) |
| AU (1) | AU537711B2 (ja) |
| CA (1) | CA1149028A (ja) |
| DE (1) | DE2951637C2 (ja) |
| ES (1) | ES497946A0 (ja) |
| FR (1) | FR2472303A1 (ja) |
| GB (1) | GB2066600B (ja) |
| HK (1) | HK47784A (ja) |
| IT (1) | IT1134789B (ja) |
| SG (1) | SG71783G (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3575506D1 (de) * | 1984-06-07 | 1990-02-22 | Siemens Ag | Differenzverstaerkerschaltung. |
| DE3522416A1 (de) * | 1985-06-22 | 1987-01-02 | Standard Elektrik Lorenz Ag | Regelbare breitbandverstaerkerschaltung |
| US4695806A (en) * | 1986-04-15 | 1987-09-22 | Tektronix, Inc. | Precision remotely-switched attenuator |
| US5157350A (en) * | 1991-10-31 | 1992-10-20 | Harvey Rubens | Analog multipliers |
| FR2689705B1 (fr) * | 1992-04-01 | 1994-06-10 | Sgs Thomson Microelectronics | Circuit amplificateur video a commande de gain et d'alignement. |
| US5703524A (en) * | 1996-04-16 | 1997-12-30 | Exar Corporation | Piece-wise linear approximation of a dB linear programmable gain amplifier |
| US5717360A (en) * | 1996-04-16 | 1998-02-10 | National Semiconductor Corporation | High speed variable gain amplifier |
| US6566949B1 (en) * | 2000-08-31 | 2003-05-20 | International Business Machines Corporation | Highly linear high-speed transconductance amplifier for Gm-C filters |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS504425A (ja) * | 1972-10-12 | 1975-01-17 | ||
| DE2723750A1 (de) * | 1977-05-26 | 1978-12-07 | Philips Patentverwaltung | Einstellbarer transistor-verstaerker |
-
1979
- 1979-12-21 DE DE2951637A patent/DE2951637C2/de not_active Expired
-
1980
- 1980-11-24 US US06/209,632 patent/US4360786A/en not_active Expired - Lifetime
- 1980-12-17 GB GB8040422A patent/GB2066600B/en not_active Expired
- 1980-12-17 FR FR8026792A patent/FR2472303A1/fr active Granted
- 1980-12-18 CA CA000367096A patent/CA1149028A/en not_active Expired
- 1980-12-18 IT IT8026758A patent/IT1134789B/it active
- 1980-12-19 ES ES497946A patent/ES497946A0/es active Granted
- 1980-12-19 AU AU65562/80A patent/AU537711B2/en not_active Ceased
- 1980-12-19 JP JP18029480A patent/JPS5698918A/ja active Granted
-
1983
- 1983-11-18 SG SG717/83A patent/SG71783G/en unknown
-
1984
- 1984-06-07 HK HK477/84A patent/HK47784A/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| IT1134789B (it) | 1986-08-13 |
| AU6556280A (en) | 1981-06-25 |
| SG71783G (en) | 1984-08-03 |
| AU537711B2 (en) | 1984-07-05 |
| JPS5698918A (en) | 1981-08-08 |
| HK47784A (en) | 1984-06-15 |
| DE2951637C2 (de) | 1981-10-01 |
| CA1149028A (en) | 1983-06-28 |
| DE2951637A1 (de) | 1981-07-02 |
| FR2472303B1 (ja) | 1984-02-24 |
| ES8200801A1 (es) | 1981-11-01 |
| US4360786A (en) | 1982-11-23 |
| FR2472303A1 (fr) | 1981-06-26 |
| ES497946A0 (es) | 1981-11-01 |
| IT8026758A0 (it) | 1980-12-18 |
| GB2066600B (en) | 1983-09-21 |
| GB2066600A (en) | 1981-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4004242A (en) | Apparatus for supplying symmetrically limited bidirectional signal currents | |
| JP4262790B2 (ja) | 低電圧演算増幅器の入力段および方法 | |
| JPS6156642B2 (ja) | ||
| US4629973A (en) | Current stabilizing circuit operable at low power supply voltages | |
| JPH021401B2 (ja) | ||
| JPS6361803B2 (ja) | ||
| JPS6260847B2 (ja) | ||
| US4049977A (en) | Phase-splitter | |
| US4030044A (en) | Monolithic amplifier having a balanced, double-to-single ended converter | |
| US4451800A (en) | Input bias adjustment circuit for amplifier | |
| EP0164182B1 (en) | Jfet active load input stage | |
| US4139824A (en) | Gain control circuit | |
| US4398160A (en) | Current mirror circuits with field effect transistor feedback | |
| US4163908A (en) | Bias circuit for complementary transistors | |
| JPH03123208A (ja) | 差動電流増幅回路 | |
| US4612513A (en) | Differential amplifier | |
| US4521739A (en) | Low offset voltage transistor bridge transconductance amplifier | |
| EP0072082A1 (en) | Differential amplifier circuit with precision active load | |
| JPH0324810B2 (ja) | ||
| US4910477A (en) | Bridge-type linear amplifier with wide dynamic range and high efficiency | |
| JPS58187011A (ja) | 差動増幅器を具える回路 | |
| JPS631768B2 (ja) | ||
| KR830002297B1 (ko) | 가변이득 차동증폭기 회로 | |
| JPH0793543B2 (ja) | 電圧リピ−タ回路 | |
| US4935704A (en) | Low distortion linear amplifier with high-level output |