JPS6362322A - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JPS6362322A JPS6362322A JP61207226A JP20722686A JPS6362322A JP S6362322 A JPS6362322 A JP S6362322A JP 61207226 A JP61207226 A JP 61207226A JP 20722686 A JP20722686 A JP 20722686A JP S6362322 A JPS6362322 A JP S6362322A
- Authority
- JP
- Japan
- Prior art keywords
- film
- photoresist
- organic
- polyimide
- photoresist film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体素子の製造方法、特に素子の表面上、
あるいは、内部の絶縁膜の形成方法に関するものである
。
あるいは、内部の絶縁膜の形成方法に関するものである
。
従来の技術
近年、半導体素子の高集積化、高密度化にともない、素
子の配線は多層配線が活発に用いられるようになった。
子の配線は多層配線が活発に用いられるようになった。
この多層配線を実現するには、半導体素子内部の平坦化
が必要で、このため有機物、たとえばポリイミド樹脂が
眉間絶縁膜として用いられるようになってきている。さ
らに、半導体素子のパッケージとしては低価格を目的と
した樹脂封止型パッケージが主流となってきており、こ
の封止ａ４脂中に含まれる石英を主成分とした充填材が
半導体素子に与えるダメージの保護材として半導体素子
表面にも有機保護膜が用いられている。
が必要で、このため有機物、たとえばポリイミド樹脂が
眉間絶縁膜として用いられるようになってきている。さ
らに、半導体素子のパッケージとしては低価格を目的と
した樹脂封止型パッケージが主流となってきており、こ
の封止ａ４脂中に含まれる石英を主成分とした充填材が
半導体素子に与えるダメージの保護材として半導体素子
表面にも有機保護膜が用いられている。
従来のウニハーニ程での有機絶縁膜の形成方法を図面に
基づいて説明する。まず、第２図（ａ）に示すように、
半導体基板１の上に有機物を塗布し、所定の温度にて半
硬化させて有機物膜２を形成する。次に、第２図（ｂ）
に示すように、有機物膜２の上にホトレジストを塗布し
て半硬化させてホトレジスト膜３を形成する。その後、
第２図（Ｃ）に示ずように、ホトレジスト膜３を露光し
、現像を行ない、ホトレジスト１１３を硬化させてホト
レジストによる所望のレジストパターン４を形成する。
基づいて説明する。まず、第２図（ａ）に示すように、
半導体基板１の上に有機物を塗布し、所定の温度にて半
硬化させて有機物膜２を形成する。次に、第２図（ｂ）
に示すように、有機物膜２の上にホトレジストを塗布し
て半硬化させてホトレジスト膜３を形成する。その後、
第２図（Ｃ）に示ずように、ホトレジスト膜３を露光し
、現像を行ない、ホトレジスト１１３を硬化させてホト
レジストによる所望のレジストパターン４を形成する。
次に、第２図（ｄ）に示ずように、レジストパターン４
をマスクとして、所定のエツチング液を用いて有機物膜
２をエツチングする。この後、第２図（ｅ）に示すよう
に、所定のレジスト除去法、たとえば０２プラズマによ
る灰化除去（アッシング）や、有機系レジスト除去剤に
よる溶解によってホトレジスト膜３を除去し、パターン
形成した有機物膜２を硬化して所定の有機絶縁膜５を得
る。
をマスクとして、所定のエツチング液を用いて有機物膜
２をエツチングする。この後、第２図（ｅ）に示すよう
に、所定のレジスト除去法、たとえば０２プラズマによ
る灰化除去（アッシング）や、有機系レジスト除去剤に
よる溶解によってホトレジスト膜３を除去し、パターン
形成した有機物膜２を硬化して所定の有機絶縁膜５を得
る。
発明が解決しようとする問題点
ところが、上記の方法では、有機物膜２のパターン形式
に際し、まず、ホトレジスト膜３を露光、現像し、レジ
ストパターン４を形成した後、このレジストパターン４
をマスクとして有機物膜２のパターン形成を行なう独立
したエツチング工程（第２図（ｄ））が必要であり、こ
のため工程数が増加して、＠造時間が増加し、製造コス
トも増加するといった問題があった・ 本発明は上記問題点を解決するものであり、前記独立し
たエツチング工程を省くことができる半導体素子の製造
方法を提供することを目的とするものである。
に際し、まず、ホトレジスト膜３を露光、現像し、レジ
ストパターン４を形成した後、このレジストパターン４
をマスクとして有機物膜２のパターン形成を行なう独立
したエツチング工程（第２図（ｄ））が必要であり、こ
のため工程数が増加して、＠造時間が増加し、製造コス
トも増加するといった問題があった・ 本発明は上記問題点を解決するものであり、前記独立し
たエツチング工程を省くことができる半導体素子の製造
方法を提供することを目的とするものである。
問題点を解決するための手段
本発明は上記問題点を解決するために、有機物もエツチ
ング可能なホトレジスト現像液を用い、ホトレジスト膜
の現像と同時に有機物による膜をもエツチングするもの
であり、有機物を半導体基板に塗布し、半硬化させて有
機物による膜を形成する工程と、前記有機物による膜上
にホトレジストを塗布し、半硬化させてホトレジスト膜
を形成した後、前記ホトレジスト膜を露光する工程と、
前記ホトレジスト膜を前記有機物もエツチング可能なホ
トレジスト現像液にて現像してレジストパターンを形成
すると同時にこのレジストパターンをマスクとして前記
ホトレジスト現像液にて引き続き前記有機物による膜を
エツチングしてパターン形成した有機物膜を得る工程と
を有するものである。
ング可能なホトレジスト現像液を用い、ホトレジスト膜
の現像と同時に有機物による膜をもエツチングするもの
であり、有機物を半導体基板に塗布し、半硬化させて有
機物による膜を形成する工程と、前記有機物による膜上
にホトレジストを塗布し、半硬化させてホトレジスト膜
を形成した後、前記ホトレジスト膜を露光する工程と、
前記ホトレジスト膜を前記有機物もエツチング可能なホ
トレジスト現像液にて現像してレジストパターンを形成
すると同時にこのレジストパターンをマスクとして前記
ホトレジスト現像液にて引き続き前記有機物による膜を
エツチングしてパターン形成した有機物膜を得る工程と
を有するものである。
作用
上記方法により、ホトレジスト膜の現像時に、現像液に
より有機物による膜上のホトレジスト膜にパターンが形
成された後、このレジストパターンがマスクとなり、さ
らに前記現像液がエツチング液として作用し、引き続き
下地の有機物による膜がエツチングされ、パターン形成
された有機物膜が得られる。したがって、ホトレジスト
膜の現像工程で有機物による膜のエツチング工程を兼ね
ることができる。
より有機物による膜上のホトレジスト膜にパターンが形
成された後、このレジストパターンがマスクとなり、さ
らに前記現像液がエツチング液として作用し、引き続き
下地の有機物による膜がエツチングされ、パターン形成
された有機物膜が得られる。したがって、ホトレジスト
膜の現像工程で有機物による膜のエツチング工程を兼ね
ることができる。
実施例
本発明の一実施例を図面に基づいて説明する。
まず、第１図（ａ）に示すように、ウェハー状態の半導
体基板１１に有機物としてポリイミドを塗布し、１２０
℃〜１３０℃程度の温度でベークし、半硬化させてポリ
イミド１１１２を形成する。次に、第１図（ｂ）に示す
ように、ポジ型ホトレジストをポリイミド１１１２の上
に塗布し、１００℃付近でベークしてホトレジスト膜１
３を形成し、このホトレジストＷｊ！１３を露光する。
体基板１１に有機物としてポリイミドを塗布し、１２０
℃〜１３０℃程度の温度でベークし、半硬化させてポリ
イミド１１１２を形成する。次に、第１図（ｂ）に示す
ように、ポジ型ホトレジストをポリイミド１１１２の上
に塗布し、１００℃付近でベークしてホトレジスト膜１
３を形成し、このホトレジストＷｊ！１３を露光する。
第１図（ｂ）中、１３ａはホトレジスト膜１３の露光部
、１３ｂはホトレジスト膜１３の未露光部を示す。次に
、第１図（Ｃ）に示すように、現像液、たとえばテトラ
メチルアンモニウムハイドロオキサイド２．３８％溶液
を用いてホトレジストＷ：！１３を現像し、露光部１３
ａを除去して未露光部１３ｂによるホトレジストのレジ
ストパターン１４を形成する。このときに、ポリイミド
系の樹脂は、半硬化状態でポジ型レジストの現像液など
の有傭アルカリにすばやくエツチングされるので、ホト
レジスト膜１３の現像に必要な時間より長く現像液に浸
すことによりポリイミド膜１２はホトレジストＷＡ１３
の現像に引き続いてレジストパターン１４をマスクとし
てエツチングされ、ポリイミド膜１２がパターン形成さ
れる。このように、有機物であるポリイミド系の４１［
ｆをエツチングできるホトレジストの現像液を用いて、
ホトレジスト膜１３の現像時に同時に有機物であるポリ
イミド膜１２をもエツチングしている。このときの現像
時間は、ポリイミドＷ：！１２の半硬化温度、膜厚によ
り異なるが、本実施例のベーク温度では４０秒で約９μ
ｍの膜厚が工ツチングされる。このあと、第１図（ｄ）
に示すように、有機レジスト除去剤を用いてホトレジス
トによるレジストパターン１４を除去し、ポリイミド膜
１２を２００℃〜３５０℃の温度でベークして安定化し
、所定のポリイミドによる有機絶縁Ｉ！！Ｊ１４を得る
。
、１３ｂはホトレジスト膜１３の未露光部を示す。次に
、第１図（Ｃ）に示すように、現像液、たとえばテトラ
メチルアンモニウムハイドロオキサイド２．３８％溶液
を用いてホトレジストＷ：！１３を現像し、露光部１３
ａを除去して未露光部１３ｂによるホトレジストのレジ
ストパターン１４を形成する。このときに、ポリイミド
系の樹脂は、半硬化状態でポジ型レジストの現像液など
の有傭アルカリにすばやくエツチングされるので、ホト
レジスト膜１３の現像に必要な時間より長く現像液に浸
すことによりポリイミド膜１２はホトレジストＷＡ１３
の現像に引き続いてレジストパターン１４をマスクとし
てエツチングされ、ポリイミド膜１２がパターン形成さ
れる。このように、有機物であるポリイミド系の４１［
ｆをエツチングできるホトレジストの現像液を用いて、
ホトレジスト膜１３の現像時に同時に有機物であるポリ
イミド膜１２をもエツチングしている。このときの現像
時間は、ポリイミドＷ：！１２の半硬化温度、膜厚によ
り異なるが、本実施例のベーク温度では４０秒で約９μ
ｍの膜厚が工ツチングされる。このあと、第１図（ｄ）
に示すように、有機レジスト除去剤を用いてホトレジス
トによるレジストパターン１４を除去し、ポリイミド膜
１２を２００℃〜３５０℃の温度でベークして安定化し
、所定のポリイミドによる有機絶縁Ｉ！！Ｊ１４を得る
。
このように、有機物もエツチングするホトレジストの現
像液を用いることにより、従来のエツチング工程をホト
レジストの現像工程で兼勾ることができる。
像液を用いることにより、従来のエツチング工程をホト
レジストの現像工程で兼勾ることができる。
発明の効果
以上のように本発明によれば、従来エツチング工程を必
要とした有機物のパターン形成をホトレジストの現像工
程で兼ねることができ、工程の簡略化、製造時間の短縮
、製造コストの低減が実現できる。
要とした有機物のパターン形成をホトレジストの現像工
程で兼ねることができ、工程の簡略化、製造時間の短縮
、製造コストの低減が実現できる。
第１図（ａ）〜（ｄ）は本発明の一実施例の工程を順に
示す半導体素子の断面図、第２図（ａ）〜（ｅ）は、従
来の工程を順に示す半導体素子の断面図である。
示す半導体素子の断面図、第２図（ａ）〜（ｅ）は、従
来の工程を順に示す半導体素子の断面図である。
Claims (1)
- １、有機物を半導体基板に塗布し、半硬化させて有機物
による膜を形成する工程と、前記有機物による膜上にホ
トレジストを塗布し、半硬化させてホトレジスト膜を形
成した後、前記ホトレジスト膜を露光する工程と、前記
ホトレジスト膜を前記有機物もエッチング可能なホトレ
ジスト現像液にて現像してレジストパターンを形成する
と同時にこのレジストパターンをマスクとして前記ホト
レジスト現像液にて引き続き前記有機物による膜をエッ
チングしてパターン形成した有機物膜を得る工程とを有
する半導体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61207226A JPS6362322A (ja) | 1986-09-03 | 1986-09-03 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61207226A JPS6362322A (ja) | 1986-09-03 | 1986-09-03 | 半導体素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6362322A true JPS6362322A (ja) | 1988-03-18 |
Family
ID=16536327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61207226A Pending JPS6362322A (ja) | 1986-09-03 | 1986-09-03 | 半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6362322A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2687232A1 (fr) * | 1992-02-10 | 1993-08-13 | Du Pont | Procede de developpement et attaque simultanes de couches stratifiees a base de resine photosensible et de polyimide. |
-
1986
- 1986-09-03 JP JP61207226A patent/JPS6362322A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2687232A1 (fr) * | 1992-02-10 | 1993-08-13 | Du Pont | Procede de developpement et attaque simultanes de couches stratifiees a base de resine photosensible et de polyimide. |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8530147B2 (en) | Patterning process | |
| JPH03177021A (ja) | 半導体装置の製造方法 | |
| JPS6362322A (ja) | 半導体素子の製造方法 | |
| JPH0458167B2 (ja) | ||
| TW200535991A (en) | Composite layer method for minimizing ped effect | |
| JPH04176123A (ja) | 半導体装置の製造方法 | |
| JPS57183030A (en) | Manufacture of semiconductor device | |
| US20020164543A1 (en) | Bi-layer photolithographic process | |
| JP2000260765A (ja) | 有機絶縁膜のパターン形成方法 | |
| JPS6351640A (ja) | 半導体素子の製造方法 | |
| US6372658B1 (en) | Reducing contamination induced scumming, for semiconductor device, by ashing | |
| KR0124638B1 (ko) | 반도체장치의 다층배선 형성방법 | |
| KR19980048845A (ko) | 반도체소자의 패턴형성방법 | |
| KR970004428B1 (ko) | 반도체소자의 제조방법 | |
| JPH0443641A (ja) | 半導体素子の製造方法 | |
| JPS59155933A (ja) | 微細パタ−ン形成方法 | |
| KR960008568B1 (ko) | 반도체 콘텍트 제조방법 | |
| JPH01199434A (ja) | 半導体素子の製造方法 | |
| JPH02178950A (ja) | 半導体装置の製造方法 | |
| JPH0263292B2 (ja) | ||
| JPH0313949A (ja) | レジストパターンの形成方法 | |
| JP2004146460A (ja) | 埋め込み配線構造の製造方法 | |
| JPH0784374A (ja) | 微細パターンの形成方法 | |
| JPS61107731A (ja) | 半導体装置の製造方法 | |
| JPH01214026A (ja) | メサ構造のエッチング方法 |