JPH0263292B2 - - Google Patents
Info
- Publication number
- JPH0263292B2 JPH0263292B2 JP58151858A JP15185883A JPH0263292B2 JP H0263292 B2 JPH0263292 B2 JP H0263292B2 JP 58151858 A JP58151858 A JP 58151858A JP 15185883 A JP15185883 A JP 15185883A JP H0263292 B2 JPH0263292 B2 JP H0263292B2
- Authority
- JP
- Japan
- Prior art keywords
- resist
- semiconductor wafer
- etching
- aluminum layer
- rubber
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
Landscapes
- Weting (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
Description
【発明の詳細な説明】
＜産業上の利用分野＞
本発明は、半導体装置の製造方法、詳しくは半
導体ウエハに形成されたアルミニウム層をエツチ
ングによつて所定のパターンに形成する方法に関
する。
導体ウエハに形成されたアルミニウム層をエツチ
ングによつて所定のパターンに形成する方法に関
する。
＜従来の技術＞
従来の方法を第２図及び第３図を参照しつつ説
明する。
明する。
第２図は樹脂系レジストを用いた最も一般的な
方法の各工程における断面図である。
方法の各工程における断面図である。
まず、半導体ウエハ１０に形成されたアルミニ
ウム層２０にレジスト３０を塗布し、当該レジス
ト３０を所定のパターンに露光、現像する（第２
図ａ参照）。そして、当該半導体ウエハ１０をエ
ツチング液に浸漬してエツチングを行う。する
と、等方性エツチングが行われるので、レジスト
３０の一部がアルミニウム層２０から剥離し、第
２図ｂ及びｃに示すような断面台形状のパターン
が形成されることがある。かかるパターンは、細
いので断線しやすいとともに、パターンの精度が
あまり良くないという欠点を有している。
ウム層２０にレジスト３０を塗布し、当該レジス
ト３０を所定のパターンに露光、現像する（第２
図ａ参照）。そして、当該半導体ウエハ１０をエ
ツチング液に浸漬してエツチングを行う。する
と、等方性エツチングが行われるので、レジスト
３０の一部がアルミニウム層２０から剥離し、第
２図ｂ及びｃに示すような断面台形状のパターン
が形成されることがある。かかるパターンは、細
いので断線しやすいとともに、パターンの精度が
あまり良くないという欠点を有している。
この問題点を解消するために、第３図に示すよ
うにレジストにゴム系ネガレジストを使用する方
法がある。ゴム系ネガレジストとは、基本材料と
して天然ないし合成ゴムを使用したレジストであ
つて、樹脂系ネガレジストより現像処理で軟化し
やすい性質を有している。
うにレジストにゴム系ネガレジストを使用する方
法がある。ゴム系ネガレジストとは、基本材料と
して天然ないし合成ゴムを使用したレジストであ
つて、樹脂系ネガレジストより現像処理で軟化し
やすい性質を有している。
まず、レジスト３０を所定のパターンに露光、
現像する（第３図ａ参照）。そして、アルミニウ
ム層２０を厚さ方向に半分ほど除去するハーフエ
ツチングを行う（第３図ｂ参照）。ハーフエツチ
ングを施した半導体ウエハ１０をベーキングし、
半導体ウエハ１０に残つているレジスト３０を軟
化させ、当該レジスト３０をアルミニウム層２０
に密着させるようにする（第３図ｃ参照）。そし
て、再びエツチングを行う。
現像する（第３図ａ参照）。そして、アルミニウ
ム層２０を厚さ方向に半分ほど除去するハーフエ
ツチングを行う（第３図ｂ参照）。ハーフエツチ
ングを施した半導体ウエハ１０をベーキングし、
半導体ウエハ１０に残つているレジスト３０を軟
化させ、当該レジスト３０をアルミニウム層２０
に密着させるようにする（第３図ｃ参照）。そし
て、再びエツチングを行う。
＜発明が解決しようとする課題＞
しかしながら、上述した従来例には以下のよう
な問題点がある。
な問題点がある。
すなわち、ハーフエツチングを行つた後に、レ
ジスト３０をベーキングで軟化させても当該レジ
スト３０がアルミニウム層２０に密着できないこ
とがある（第３図ｃに示すＡ参照）。すると、第
３図ｄ及びｅに示すようにアルミニウム層２０の
パターンの片側だけが細く形成される。
ジスト３０をベーキングで軟化させても当該レジ
スト３０がアルミニウム層２０に密着できないこ
とがある（第３図ｃに示すＡ参照）。すると、第
３図ｄ及びｅに示すようにアルミニウム層２０の
パターンの片側だけが細く形成される。
本発明は上記事情に鑑みて創案されたもので、
アルミニウム層をエツチングすることで形成され
るアルミニウム配線の精度を向上させることがで
きる半導体装置の製造方法を提供することを目的
としている。
アルミニウム層をエツチングすることで形成され
るアルミニウム配線の精度を向上させることがで
きる半導体装置の製造方法を提供することを目的
としている。
＜発明が解決しようとする課題＞
本発明に係る半導体装置の製造方法は、半導体
ウエハに形成されたアルミニウム層に天然ないし
合成ゴムを基材とするゴム系ネガレジストを塗布
する工程と、当該レジストを所定パターンに現像
する工程と、その半導体ウエハをエツチング液に
浸漬してアルミニウム層のエツチングを行う工程
とを有する半導体装置の製造方法であつて、前記
エツチング工程の途中で半導体ウエハをエツチン
グ液から取り出し、再度レジストの現像及び熱処
理を行つた後に、エツチング処理を続行する。
ウエハに形成されたアルミニウム層に天然ないし
合成ゴムを基材とするゴム系ネガレジストを塗布
する工程と、当該レジストを所定パターンに現像
する工程と、その半導体ウエハをエツチング液に
浸漬してアルミニウム層のエツチングを行う工程
とを有する半導体装置の製造方法であつて、前記
エツチング工程の途中で半導体ウエハをエツチン
グ液から取り出し、再度レジストの現像及び熱処
理を行つた後に、エツチング処理を続行する。
＜作用＞
アルミニウム層が例えば半分程度除去されたな
らば、半導体ウエハをエツチング液から取り出
す。そして、当該半導体ウエハにレジストの現像
及び熱処理を再び行う。その後、再びエツチング
処理を続行する。
らば、半導体ウエハをエツチング液から取り出
す。そして、当該半導体ウエハにレジストの現像
及び熱処理を再び行う。その後、再びエツチング
処理を続行する。
＜実施例＞
以下、図面を参照して本発明に係る一実施例を
説明する。
説明する。
第１図は本発明の一実施例に係る半導体装置の
製造方法の各工程における断面図である。
製造方法の各工程における断面図である。
半導体ウエハ１０に形成されたアルミニウム層
２０にゴム系ネガレジスト３０を塗布し、当該ゴ
ム系ネガレジスト３０に所定のパターンの露光を
施した後、当該ゴム系ネガレジスト３０を石油低
沸点留分等で現像する（第１図ａ参照）。
２０にゴム系ネガレジスト３０を塗布し、当該ゴ
ム系ネガレジスト３０に所定のパターンの露光を
施した後、当該ゴム系ネガレジスト３０を石油低
沸点留分等で現像する（第１図ａ参照）。
なお、ここでゴム系ネガレジストとは、天然な
いし合成ゴムを基材とするとともに、ビスアジド
系等の光架橋剤を含むフオトレジストをいい、例
えば東京応化製のOMR−83がある。
いし合成ゴムを基材とするとともに、ビスアジド
系等の光架橋剤を含むフオトレジストをいい、例
えば東京応化製のOMR−83がある。
当該半導体ウエハ１０を、例えば140〜160℃で
熱処理した後に、リン酸を主成分とするエツチン
グ液に浸漬して、エツチングを行う。このエツチ
ング工程は、２段階の工程からなる。まず、露出
しているアルミニウム層２０が半分程度除去され
るまでエツチングを行う（第１図ｂ参照）。する
と、ゴム系ネガレジスト３０が残留している部分
のアルミニウム層２０は、いわゆるアンダーカツ
トの状態になる。この状態で、半導体ウエハ１０
をエツチング液から取り出して洗浄する。
熱処理した後に、リン酸を主成分とするエツチン
グ液に浸漬して、エツチングを行う。このエツチ
ング工程は、２段階の工程からなる。まず、露出
しているアルミニウム層２０が半分程度除去され
るまでエツチングを行う（第１図ｂ参照）。する
と、ゴム系ネガレジスト３０が残留している部分
のアルミニウム層２０は、いわゆるアンダーカツ
トの状態になる。この状態で、半導体ウエハ１０
をエツチング液から取り出して洗浄する。
その後、半導体ウエハ１０に被着しているゴム
系ネガレジスト３０の再現像と熱処理とを行う。
再現像と熱処理とを行うと、ゴム系ネガレジスト
３０が軟化し、オーバーハング状になつた部分の
ゴム系ネガレジスト３０が垂れ下がつて再びアル
ミニウム層２０に密着する（第１図ｄ参照）。
系ネガレジスト３０の再現像と熱処理とを行う。
再現像と熱処理とを行うと、ゴム系ネガレジスト
３０が軟化し、オーバーハング状になつた部分の
ゴム系ネガレジスト３０が垂れ下がつて再びアル
ミニウム層２０に密着する（第１図ｄ参照）。
オーバーハング状のゴム系ネガレジスト３０が
アルミニウム層２０に密着した後に、半導体ウエ
ハ１０を再びエツチング液に浸漬して残りのアル
ミニウム層２０を除去し、アルミニウムのパター
ンを形成する（第１図ｅ参照）。
アルミニウム層２０に密着した後に、半導体ウエ
ハ１０を再びエツチング液に浸漬して残りのアル
ミニウム層２０を除去し、アルミニウムのパター
ンを形成する（第１図ｅ参照）。
アルミニウム層２０が所定のパターンに形成さ
れたならば、半導体ウエハ１０をエツチング液か
ら取り出し、残留しているゴム系ネガレジスト３
０を除去する（第１図ｆ参照）。
れたならば、半導体ウエハ１０をエツチング液か
ら取り出し、残留しているゴム系ネガレジスト３
０を除去する（第１図ｆ参照）。
＜発明の効果＞
本発明に係る半導体装置の製造方法は、エツチ
ング工程の途中において、半導体ウエハをエツチ
ング液から取り出して、ゴム系ネガレジストを再
現像するので、エツチング処理の際に一部の剥離
したゴム系ネガレジストが再膨潤化して軟化する
ことにより、再びアルミニウム層を包み込むよう
に密着する。
ング工程の途中において、半導体ウエハをエツチ
ング液から取り出して、ゴム系ネガレジストを再
現像するので、エツチング処理の際に一部の剥離
したゴム系ネガレジストが再膨潤化して軟化する
ことにより、再びアルミニウム層を包み込むよう
に密着する。
従つて、この発明によれば、レジストの剥離に
よるオーバーエツチングが少なく、アルミニウム
のパターン、例えばアルミニウム配線等の精度を
向上させることができる。
よるオーバーエツチングが少なく、アルミニウム
のパターン、例えばアルミニウム配線等の精度を
向上させることができる。
第１図は本発明の一実施例に係る半導体装置の
製造方法の各工程における断面図、第２図及び第
３図は従来の半導体装置の製造方法の各工程にお
ける断面図である。 １０…半導体ウエハ、２０……アルミニウム
層、３０…ゴム系ネガレジスト。
製造方法の各工程における断面図、第２図及び第
３図は従来の半導体装置の製造方法の各工程にお
ける断面図である。 １０…半導体ウエハ、２０……アルミニウム
層、３０…ゴム系ネガレジスト。
Claims (1)
- １ 半導体ウエハに形成されたアルミニウム層に
天然ないし合成ゴムを基材とするゴム系ネガレジ
ストを塗布する工程と、当該レジストを所定パタ
ーンに現像する工程と、その半導体ウエハをエツ
チング液に浸漬してアルミニウム層のエツチング
を行う工程とを有する半導体装置の製造方法にお
いて、前記エツチング工程の途中で半導体ウエハ
をエツチング液から取り出し、再度レジストの現
像及び熱処理を行つた後に、エツチング処理を続
行することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58151858A JPS6043825A (ja) | 1983-08-19 | 1983-08-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58151858A JPS6043825A (ja) | 1983-08-19 | 1983-08-19 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6043825A JPS6043825A (ja) | 1985-03-08 |
| JPH0263292B2 true JPH0263292B2 (ja) | 1990-12-27 |
Family
ID=15527785
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58151858A Granted JPS6043825A (ja) | 1983-08-19 | 1983-08-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6043825A (ja) |
-
1983
- 1983-08-19 JP JP58151858A patent/JPS6043825A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6043825A (ja) | 1985-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0263292B2 (ja) | ||
| JPH03108330A (ja) | 半導体装置の製造方法 | |
| KR960008568B1 (ko) | 반도체 콘텍트 제조방법 | |
| JPS58132927A (ja) | パタ−ン形成方法 | |
| JPH0282527A (ja) | 半導体装置の製造方法 | |
| JPH04157723A (ja) | アルミニウム膜のドライエッチング方法 | |
| KR20030000475A (ko) | 패턴 형성 방법 | |
| KR960013140B1 (ko) | 반도체 소자의 제조 방법 | |
| JPS5950053B2 (ja) | 写真蝕刻方法 | |
| JPH0831710A (ja) | 半導体装置の製造方法 | |
| KR100333370B1 (ko) | 반도체 소자의 제조 방법 | |
| JPS59211232A (ja) | 半導体装置における金属層パタ−ンの形成方法 | |
| JPS61288426A (ja) | アルミニウム膜のテ−パエツチング方法 | |
| JPS63169030A (ja) | 半導体装置の製造方法 | |
| JPS6362322A (ja) | 半導体素子の製造方法 | |
| JPS6232617A (ja) | 半導体装置およびその製造方法 | |
| JPS6022501B2 (ja) | 半導体装置の製造方法 | |
| JPS6216536B2 (ja) | ||
| JPH0992655A (ja) | アルミニウム系パターンの形成方法 | |
| JPH0313949A (ja) | レジストパターンの形成方法 | |
| JPS6128950A (ja) | パタ−ン作成方法 | |
| JPH03127827A (ja) | 半導体装置の製造法 | |
| JPS63244670A (ja) | 半導体素子の製造方法 | |
| JPS62147771A (ja) | Ｇｔｏサイリスタの製造方法 | |
| JPS61113237A (ja) | ポリシリコンのエツチング方法 |