JPS6362408A - 発振回路 - Google Patents
発振回路Info
- Publication number
- JPS6362408A JPS6362408A JP61207236A JP20723686A JPS6362408A JP S6362408 A JPS6362408 A JP S6362408A JP 61207236 A JP61207236 A JP 61207236A JP 20723686 A JP20723686 A JP 20723686A JP S6362408 A JPS6362408 A JP S6362408A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- oscillation
- differential amplifier
- constant current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は発振回路の改良に係り、特に半導体集積回路に
好適な発振回路に関するものである。
好適な発振回路に関するものである。
従来の技術
発振回路は、たとえばコンパクト・ディスク・プレーヤ
のフォーカス引込み用として強制的にフォーカス・レン
ズを振幅させる場合にも、安定な周期性をもった出力が
要求される。
のフォーカス引込み用として強制的にフォーカス・レン
ズを振幅させる場合にも、安定な周期性をもった出力が
要求される。
第２図は、従来の発振回路の回路図であり、以下図面を
参照しながら動作説明を行う。
参照しながら動作説明を行う。
トランジスタＱ１がオフのとき、発振振幅の１限電圧、
すなわち、トランジスタＱ２．Ｑ３で構成される差動回
路の一方の入力電圧ＶＨは抵抗Ｒ，＋とＲ２で下記のよ
うに表現される。
すなわち、トランジスタＱ２．Ｑ３で構成される差動回
路の一方の入力電圧ＶＨは抵抗Ｒ，＋とＲ２で下記のよ
うに表現される。
この時、発振用コンデンサＣ＋ の電位が上記（１）式
の上限電圧ｖＨより低いと、トランジスタＱ２．Ｑ３で
構成される差動回路は、トランジスタＱ３がオフ、同Ｑ
２がオンとなり、この時点で、各トランジスタＱ４〜Ｑ
９をみると、Ｑ４．Ｑ５．Ｑ６がオフ、Ｑ７がオン、な
らびにＱｅ、Ｑｓがオフであり、発振用コンデンサＣＩ
は、定電流源Ｉ４により充電され、電位が時間とともに
直線的に上昇していく。
の上限電圧ｖＨより低いと、トランジスタＱ２．Ｑ３で
構成される差動回路は、トランジスタＱ３がオフ、同Ｑ
２がオンとなり、この時点で、各トランジスタＱ４〜Ｑ
９をみると、Ｑ４．Ｑ５．Ｑ６がオフ、Ｑ７がオン、な
らびにＱｅ、Ｑｓがオフであり、発振用コンデンサＣＩ
は、定電流源Ｉ４により充電され、電位が時間とともに
直線的に上昇していく。
発振用コンデンサＣ１の電位が上限電圧ｖＨを越えると
、トランジスタＱ２．Ｑ３の差動回路動作が反転をし、
Ｑ２がオフ、Ｑｓがオンとなり、これにともない、トラ
ンジスタＱ ４１同Ｑ＋が、それぞれ、オンとなる。こ
の時トランジスタＱ２のベース電圧は発振振幅の下限電
圧Ｖｔとなっており、トランジスタＱ１の飽和電圧をＶ
ＣＥｉＡＴＩ七おくと下限電圧Ｖｔは次のように表現さ
れる。
、トランジスタＱ２．Ｑ３の差動回路動作が反転をし、
Ｑ２がオフ、Ｑｓがオンとなり、これにともない、トラ
ンジスタＱ ４１同Ｑ＋が、それぞれ、オンとなる。こ
の時トランジスタＱ２のベース電圧は発振振幅の下限電
圧Ｖｔとなっており、トランジスタＱ１の飽和電圧をＶ
ＣＥｉＡＴＩ七おくと下限電圧Ｖｔは次のように表現さ
れる。
■Ｌ＝（ｖＣｃ／／Ｒ１＋ＶＣＥ・ＳＡＴンＲ３）／’
（／Ｒ＋＋ １／Ｒ２＋１／Ｒ：＋） −−（２）
また、この状態のときには、トランジスタＱ５がオンで
あり、同Ｑ６がオン、同Ｑ７がオフであり、発振用コン
デンサＣ１は、（Ｉ３１４）の電流で放電されるように
なり、時間とともに電位を直線的にさげる。ついには、
発振用コンデンサＣＩの電位は、下限電圧ｖＬに到達し
さらにもっと電位を下げる。
（／Ｒ＋＋ １／Ｒ２＋１／Ｒ：＋） −−（２）
また、この状態のときには、トランジスタＱ５がオンで
あり、同Ｑ６がオン、同Ｑ７がオフであり、発振用コン
デンサＣ１は、（Ｉ３１４）の電流で放電されるように
なり、時間とともに電位を直線的にさげる。ついには、
発振用コンデンサＣＩの電位は、下限電圧ｖＬに到達し
さらにもっと電位を下げる。
発振用コンデンサＣ１の電位が下限電位ｖＬを越えると
、トランジスタＱ２．Ｑ３の差動回路は後転し、Ｑ２が
オン、Ｑｓがオフとなる。その結果、Ｑ ４ ＪＱｌが
共にオフとなり、初期の状態となる。そして、これらの
動作を連続的に（り返して、発振状態になる。
、トランジスタＱ２．Ｑ３の差動回路は後転し、Ｑ２が
オン、Ｑｓがオフとなる。その結果、Ｑ ４ ＪＱｌが
共にオフとなり、初期の状態となる。そして、これらの
動作を連続的に（り返して、発振状態になる。
ここでこの発振回路の発振周期を求めるとＴ ＝ Ｃ＋
、 （ＶＨＶＬ） （Ｉ 、＋ ｒ、 ｒ ４＞ ・
−・−（３）となり、発振周期は、ＶＨＴ ＶＬ、１３
，１４の関数となる。
、 （ＶＨＶＬ） （Ｉ 、＋ ｒ、 ｒ ４＞ ・
−・−（３）となり、発振周期は、ＶＨＴ ＶＬ、１３
，１４の関数となる。
発明が解決しようとする問題点
従来例でもわかるように、発振周期Ｔは、定電流源１３
．１４の電流値に比例するのでばらつきは大きくなる。
．１４の電流値に比例するのでばらつきは大きくなる。
また、発振の上限電圧ｖＨは、（１）式のように抵抗比
と電源電圧の積で決定されるので、発振周期のばらつき
への影響は小さいといえるが、しかしながら、発振下限
電圧ｖＬは、トランジスタＱ１の飽和電圧ＶＣＥＳＡＴ
Ｉを含むので、飽和電圧のばらつきによっても発振周期
は変動する。
と電源電圧の積で決定されるので、発振周期のばらつき
への影響は小さいといえるが、しかしながら、発振下限
電圧ｖＬは、トランジスタＱ１の飽和電圧ＶＣＥＳＡＴ
Ｉを含むので、飽和電圧のばらつきによっても発振周期
は変動する。
さらに、動作説明で述べたようにトランジスタＱ１．Ｑ
４．Ｑ５．ＱＢ、Ｑ７は発振に同期して、オフおよび飽
和動作をくり返している。その結果半導体集積回路では
飽和すると基板に電流を流すことになり周辺回路に悪影
響をおよぼす結果となる。たとえば、基板電位が発振周
期に同期して振れると、基板と周辺回路トランジスタの
コレクタ容量を通して信号が別回路に伝達され、別回路
に発振周期成分が乗ることになってしまい、周辺回路に
悪影響をおよぼす。
４．Ｑ５．ＱＢ、Ｑ７は発振に同期して、オフおよび飽
和動作をくり返している。その結果半導体集積回路では
飽和すると基板に電流を流すことになり周辺回路に悪影
響をおよぼす結果となる。たとえば、基板電位が発振周
期に同期して振れると、基板と周辺回路トランジスタの
コレクタ容量を通して信号が別回路に伝達され、別回路
に発振周期成分が乗ることになってしまい、周辺回路に
悪影響をおよぼす。
本発明の目的はこれらの問題点を排除することにある。
問題点を解決するための手段
本発明の構成は、要約するに、第１電源と第２電源との
間に、第１．第２の差動増幅回路を並列にそなえ、前記
各差動増幅回路は、各構成トランジスタ対の共通エミッ
タ部を、電流源を介して、前記第２電源に接続し、前記
各トランジスタ対の各コレクタを、前記第１電源に結合
の第１の電流ミラー結合トランジスタ群の第１〜第４電
路に、おのおの接続し、前記第１の差動増幅回路の一方
の差動入力部を、前記第２電源に結合の第２の電流ミラ
ー結合トランジスタ群の第１電路と前記第１の電流ミラ
ー結合の第５電路との共通接続部に、時定数設定用コン
デンサと共に接続し、前記第２の差動増幅回路の一方の
差動入力部を接地点もしくは第３電源に接続し、前記第
１．第２の差動増幅回路の各他方の差動入力部を、前記
第１の電流ミラー結合の第６電路と前記第２の電流ミラ
ー結合の第２電路との共通接続部に、時定数設定用抵抗
と共に接続してなる発振回路である。
間に、第１．第２の差動増幅回路を並列にそなえ、前記
各差動増幅回路は、各構成トランジスタ対の共通エミッ
タ部を、電流源を介して、前記第２電源に接続し、前記
各トランジスタ対の各コレクタを、前記第１電源に結合
の第１の電流ミラー結合トランジスタ群の第１〜第４電
路に、おのおの接続し、前記第１の差動増幅回路の一方
の差動入力部を、前記第２電源に結合の第２の電流ミラ
ー結合トランジスタ群の第１電路と前記第１の電流ミラ
ー結合の第５電路との共通接続部に、時定数設定用コン
デンサと共に接続し、前記第２の差動増幅回路の一方の
差動入力部を接地点もしくは第３電源に接続し、前記第
１．第２の差動増幅回路の各他方の差動入力部を、前記
第１の電流ミラー結合の第６電路と前記第２の電流ミラ
ー結合の第２電路との共通接続部に、時定数設定用抵抗
と共に接続してなる発振回路である。
作用
本発明を使用することにより、発振周期はトランジスタ
の飽和特性には無関係となり、かつ定電流比に依存する
ので安定した発振周期を得る事が出来る。
の飽和特性には無関係となり、かつ定電流比に依存する
ので安定した発振周期を得る事が出来る。
また、トランジスタが飽和領域に入ることがなく周辺回
路に基板を通して悪影響をおよぼすことはない。
路に基板を通して悪影響をおよぼすことはない。
実施例
第１図に本発明の一実施例回路図を示し、各部の動作に
ついて順次説明を行う。
ついて順次説明を行う。
トランジスタＱｒ＋〜Ｑ＋ａと定電流源！１０とで構成
される差動増幅回路において、トランジスタＱ目のベー
ス入力電圧がトランジスタＱＩ２のペース入力電圧より
高電圧であると、トランジスタＱ＋＋、 ＱＣｓ・Ｑ１
０・Ｑ１０・ＱＣｓは定電流源！１０の電流を伝達して
、トランジスタＱ＋ｅのコレクタ電流は１１０となる。
される差動増幅回路において、トランジスタＱ目のベー
ス入力電圧がトランジスタＱＩ２のペース入力電圧より
高電圧であると、トランジスタＱ＋＋、 ＱＣｓ・Ｑ１
０・Ｑ１０・ＱＣｓは定電流源！１０の電流を伝達して
、トランジスタＱ＋ｅのコレクタ電流は１１０となる。
その時、トランジスタＱＩ２．ＱＩ３゜Ｑ１０はオフ状
態となっており、トランジスタＱ１３のコレクタ電流は
零である。また、逆に、トランジスタＱ１１． Ｑ１０
のベース電圧が逆転し、トランジスタＱ＋２のベース電
圧が高いとＱ １２．０１３． Ｑ ＋４は定電流源１
１００電流ｒｈｏを伝達し、トランジスタＱＩ３のコレ
クタ電流はＩｔｏとなる。その時、トランジスタＱ目、
Ｑ ＋ｓ 、 Ｑ １６ Ｉ Ｑ ＋７ Ｉ Ｑ ＋
ａはオフとなり、トランジスタＱ＋ａのコレクタ電流は
零となっている。
態となっており、トランジスタＱ１３のコレクタ電流は
零である。また、逆に、トランジスタＱ１１． Ｑ１０
のベース電圧が逆転し、トランジスタＱ＋２のベース電
圧が高いとＱ １２．０１３． Ｑ ＋４は定電流源１
１００電流ｒｈｏを伝達し、トランジスタＱＩ３のコレ
クタ電流はＩｔｏとなる。その時、トランジスタＱ目、
Ｑ ＋ｓ 、 Ｑ １６ Ｉ Ｑ ＋７ Ｉ Ｑ ＋
ａはオフとなり、トランジスタＱ＋ａのコレクタ電流は
零となっている。
上記差動増幅回路の動作を念頭に置くと、本発明の一実
施例回路の動作は理解しやすい。
施例回路の動作は理解しやすい。
トランジスタＱＩ２のベース電圧、つまり発振振幅用抵
抗ＲＩＯの電圧が、トランジスタＱ目のベース電圧、つ
まり発振用コンデンサＣＩの電圧より高電圧であると、
トランジスタＱＩ２のベース電圧は、ＶＢ２＝ Ｔｌ０
ＲＩＯとなる。その結果、トランジスタＱ２Ｇのベース
電圧はＱＣｓのベース電圧より高いので、発振用コンデ
ンサは定電流源１２０の電流で充電され、トランジスタ
Ｑ＋＋のベース電圧は上昇していく。そして最終的には
、トランジスタＱ＋２のベース電圧より高くなると、ト
ランジスタＱＩ２のベース電圧は、ＶＢ２＝−Ｉ＋ｏＲ
＋ｏとなる。その結果、トランジスタＱ２０のベース電
圧は、トランジスタＱ＋ｓのベース電圧より低くなるの
で、発振用コンデンサＣＩは定電流Ｉ２０で放電されて
いく。そして最終的には、トランジスタＱ＋＋のベース
電圧は、トランジスタＱＩ２のベース電圧ＶＢ２＝−Ｉ
＋ｏＲ＋ｏより低くなり、差動増幅回路が複軌して、ト
ランジスタＱ１２のベース電圧は、ＶＢ２ ” Ｉ Ｉ
ＯＲＩＯの初期状態の電圧になる。この時、トランジス
タＱ２０のベース電圧はＱＣｓのベース電圧より高電圧
なので、発振用コンデンサＣ１は定電流源１２０の電流
により充電され、電圧上昇してい（。
抗ＲＩＯの電圧が、トランジスタＱ目のベース電圧、つ
まり発振用コンデンサＣＩの電圧より高電圧であると、
トランジスタＱＩ２のベース電圧は、ＶＢ２＝ Ｔｌ０
ＲＩＯとなる。その結果、トランジスタＱ２Ｇのベース
電圧はＱＣｓのベース電圧より高いので、発振用コンデ
ンサは定電流源１２０の電流で充電され、トランジスタ
Ｑ＋＋のベース電圧は上昇していく。そして最終的には
、トランジスタＱ＋２のベース電圧より高くなると、ト
ランジスタＱＩ２のベース電圧は、ＶＢ２＝−Ｉ＋ｏＲ
＋ｏとなる。その結果、トランジスタＱ２０のベース電
圧は、トランジスタＱ＋ｓのベース電圧より低くなるの
で、発振用コンデンサＣＩは定電流Ｉ２０で放電されて
いく。そして最終的には、トランジスタＱ＋＋のベース
電圧は、トランジスタＱＩ２のベース電圧ＶＢ２＝−Ｉ
＋ｏＲ＋ｏより低くなり、差動増幅回路が複軌して、ト
ランジスタＱ１２のベース電圧は、ＶＢ２ ” Ｉ Ｉ
ＯＲＩＯの初期状態の電圧になる。この時、トランジス
タＱ２０のベース電圧はＱＣｓのベース電圧より高電圧
なので、発振用コンデンサＣ１は定電流源１２０の電流
により充電され、電圧上昇してい（。
以上のようなことを連続的にくり返すことで発振が連続
的におこる。この時、注目すべきことはトランジスタＱ
＋＋〜Ｑ＋ｅと定電流源１１０とで構成される差動増幅
回路と、トランジスタＱ＋９〜Ｑ２Ｇと定電流源１２０
とで構成される差動増幅回路の２つの差動増幅回路が、
異なる入力電圧、つまり異なるスレッシュオールド電圧
でもって反転、複軌を（り返すことにある。このことは
、発振が確実に連続して起きることを意味している。
的におこる。この時、注目すべきことはトランジスタＱ
＋＋〜Ｑ＋ｅと定電流源１１０とで構成される差動増幅
回路と、トランジスタＱ＋９〜Ｑ２Ｇと定電流源１２０
とで構成される差動増幅回路の２つの差動増幅回路が、
異なる入力電圧、つまり異なるスレッシュオールド電圧
でもって反転、複軌を（り返すことにある。このことは
、発振が確実に連続して起きることを意味している。
次に本発明の一実施例においての発振周期Ｔを求める。
まず発振の上限電圧はＶｏ＝ Ｉ＋ｏＲ＋ｏ。
下限電圧はＶＬ＝ ｌｌ０ＲＩＯとなる。この上限電圧
と下限電圧の差を発振用コンデンサＣ１を定電流源Ｉ２
０の電流で充電かつ放電することになることから発振周
期が求まる。
と下限電圧の差を発振用コンデンサＣ１を定電流源Ｉ２
０の電流で充電かつ放電することになることから発振周
期が求まる。
・・・・・・（４）
発振周期Ｔは、定電流源の電流比と発振用コンデンサと
発振振幅用抵抗との積で表現される。
発振振幅用抵抗との積で表現される。
発明の効果
本発明により、発振周期は定電流比と発振用コンデンサ
Ｃ＋ と発振振幅用抵抗ＲＩＯの積となっているので、
ＣＩ ＲＩＯの積つまり時定数を一定にすれば、電源電
圧値に依存しない安定した発振周期を得ることが可能で
ある。
Ｃ＋ と発振振幅用抵抗ＲＩＯの積となっているので、
ＣＩ ＲＩＯの積つまり時定数を一定にすれば、電源電
圧値に依存しない安定した発振周期を得ることが可能で
ある。
また、各トランジスタは飽和領域に入ることがないので
、基板を通して周辺回路に悪影響をおよぼすことがな（
、安定した発振を得ることが出来る。
、基板を通して周辺回路に悪影響をおよぼすことがな（
、安定した発振を得ることが出来る。
また、定電流源ｔｌｏ、 Ｉ２ｏをトランジスタでオ
フすれば、発振をその時点で止めることが出来るし、定
電流源１１Ｏ＋ Ｉ＝ｏをオンすると発振を再開する
ことが出来る。
フすれば、発振をその時点で止めることが出来るし、定
電流源１１Ｏ＋ Ｉ＝ｏをオンすると発振を再開する
ことが出来る。
あるいは、本発明において、接地端子に別電源をあたえ
ることで発振振幅の中心電圧を自由に変化させることが
可能となる。つまり直流オフセット電圧を与えることが
出来ることになる。
ることで発振振幅の中心電圧を自由に変化させることが
可能となる。つまり直流オフセット電圧を与えることが
出来ることになる。
以上のように本発明を導入することで安定な発振周期を
得ることが出来る。
得ることが出来る。
亭
第１図は本発明の一実施例回路図、第２図は従来例の回
路図である。 Ｑ１〜Ｑｓ、Ｑ＋＋〜Ｑ２Ｂ・・・・・・トランジスタ
、Ｒ１へＲ８，ＲＩＯ”’°°°抵抗、■１ゞＩ ４
、Ｉ ＩＯ＋ Ｉ ２０”””定電流源、ＣＩ・・・・
・・コンデンサ。 代理人の氏名 弁理士 中尾敏男 ほか１名Ｑｌｌ −
０２６−）ランジスタ ＲＩＯ−ｍ−抵抗 ＣＩ−一一コ ン デ ン サ １ｔＯ，ｈｏ一定電流源 第１Ｉ！ｌ
路図である。 Ｑ１〜Ｑｓ、Ｑ＋＋〜Ｑ２Ｂ・・・・・・トランジスタ
、Ｒ１へＲ８，ＲＩＯ”’°°°抵抗、■１ゞＩ ４
、Ｉ ＩＯ＋ Ｉ ２０”””定電流源、ＣＩ・・・・
・・コンデンサ。 代理人の氏名 弁理士 中尾敏男 ほか１名Ｑｌｌ −
０２６−）ランジスタ ＲＩＯ−ｍ−抵抗 ＣＩ−一一コ ン デ ン サ １ｔＯ，ｈｏ一定電流源 第１Ｉ！ｌ
Claims (1)
- 第１電源と第２電源との間に、第１、第２の差動増幅回
路を並列にそなえ、前記各差動増幅回路は、各構成トラ
ンジスタ対の共通エミッタ部を、電流源を介して、前記
第２電源に接続し、前記各トランジスタ対の各コレクタ
を、前記第１電源に結合の第１の電流ミラー結合トラン
ジスタ群の第１〜第４電路に、おのおの接続し、前記第
１の差動増幅回路の一方の差動入力部を、前記第２電源
に結合の第２の電流ミラー結合トランジスタ群の第１電
路と前記第１の電流ミラー結合の第５電路との共通接続
部に、時定数設定用コンデンサと共に接続し、前記第２
の差動増幅回路の一方の差動入力部を接地点もしくは第
３電源に接続し、前記第１、第２の差動増幅回路の各他
方の差動入力部を、前記第１の電流ミラー結合の第６電
路と前記第２の電流ミラー結合の第２電路との共通接続
部に、時定数設定用抵抗と共に接続してなる発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61207236A JPS6362408A (ja) | 1986-09-03 | 1986-09-03 | 発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61207236A JPS6362408A (ja) | 1986-09-03 | 1986-09-03 | 発振回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6362408A true JPS6362408A (ja) | 1988-03-18 |
Family
ID=16536476
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61207236A Pending JPS6362408A (ja) | 1986-09-03 | 1986-09-03 | 発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6362408A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0343304A (ja) * | 1989-07-06 | 1991-02-25 | Showa Denko Kk | プラスチック製容器のシール方法 |
-
1986
- 1986-09-03 JP JP61207236A patent/JPS6362408A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0343304A (ja) * | 1989-07-06 | 1991-02-25 | Showa Denko Kk | プラスチック製容器のシール方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4977381A (en) | Differential relaxation oscillator | |
| JPH03259611A (ja) | アクティブ・フィルタ | |
| US4871985A (en) | Low noise relaxation oscillator | |
| JPS5922433A (ja) | 温度補償用回路 | |
| US5900771A (en) | Capacitive multiplier for timing generation | |
| JPS5866129A (ja) | 定電流源回路 | |
| JPH0519321B2 (ja) | ||
| US3566301A (en) | Multivibrator with linearly variable voltage controlled duty cycle | |
| JPS61263305A (ja) | ヒステリシスコンパレ−タ | |
| JPH01125108A (ja) | Ｆｅｔ負荷増幅回路 | |
| JP3039174B2 (ja) | スイッチ回路 | |
| JPH0239881B2 (ja) | ||
| US4642579A (en) | IC low-capacitance, low-frequency, low-current, non-radiating oscillator | |
| JPS59117817A (ja) | 発振回路 | |
| JPH0315844B2 (ja) | ||
| JPH0216293Y2 (ja) | ||
| JPH03255372A (ja) | 積分回路 | |
| JPH0563462A (ja) | 電流出力回路 | |
| JPS6228884B2 (ja) | ||
| JPH0434849B2 (ja) | ||
| JPH03104095A (ja) | トラック・ホールド回路 | |
| JPH04123512A (ja) | 発振回路 | |
| JPS58172014A (ja) | 発振回路 | |
| JPH0429247B2 (ja) | ||
| JPH0434800A (ja) | 波形サンプリング回路 |