JPS6362918B2 - - Google Patents
Info
- Publication number
- JPS6362918B2 JPS6362918B2 JP56184894A JP18489481A JPS6362918B2 JP S6362918 B2 JPS6362918 B2 JP S6362918B2 JP 56184894 A JP56184894 A JP 56184894A JP 18489481 A JP18489481 A JP 18489481A JP S6362918 B2 JPS6362918 B2 JP S6362918B2
- Authority
- JP
- Japan
- Prior art keywords
- film substrate
- film
- etching
- pattern
- foil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
Landscapes
- Insulated Metal Substrates For Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Description
【発明の詳細な説明】
本発明はフイルム基板構造に関する。
従来のフイルム基板構造として良く知られてい
るものは第１図に示す如く、ポリイミド、ポリア
シドイミド等の耐熱性プラスチツク層１の両面に
接着剤２で銅箔３を貼着したものである。斯るフ
イルムリード構造はフレキシブル回路基板として
多くの電子機器の回路基板として用いられ、フイ
ルムキヤリア方式による量産性を最大の特徴とし
ている。
るものは第１図に示す如く、ポリイミド、ポリア
シドイミド等の耐熱性プラスチツク層１の両面に
接着剤２で銅箔３を貼着したものである。斯るフ
イルムリード構造はフレキシブル回路基板として
多くの電子機器の回路基板として用いられ、フイ
ルムキヤリア方式による量産性を最大の特徴とし
ている。
しかしながら斯るポリイミド等を用いたフイル
ム基板構造が一般に普及しないのは、銅箔３の支
持するポリイミド等のプラスチツク層１がきわめ
て高価、即ち１m2当り約１万円であるためであ
る。
ム基板構造が一般に普及しないのは、銅箔３の支
持するポリイミド等のプラスチツク層１がきわめ
て高価、即ち１m2当り約１万円であるためであ
る。
本発明は斯点に鑑みてなされ、極めて安価なフ
イルム基板構造を実現することを目的としてい
る。以下に第２図および第５図を参照して本発明
の一実施例を詳述する。
イルム基板構造を実現することを目的としてい
る。以下に第２図および第５図を参照して本発明
の一実施例を詳述する。
本発明に依るフイルム基板構造は第２図に示す
如く、二枚の銅箔１１，１２を支持用金属箔１３
の両面に熱硬化性樹脂の接着剤１４で接着して形
成される。二枚の銅箔１１，１２はプリント基板
等に用いられる約35μ厚の銅箔を用い、銅箔１
１，１２の片面には一面にエポキシ樹脂等の熱硬
化性樹脂から成る接着剤１４を塗布した後に支持
用金属箔１３の両面に圧着して一体化してフイル
ム状にする。熱硬化性樹脂としては例えば特公昭
55−20394号公報に記載したものを用いると良い。
支持用金属箔１３としては50〜100μ厚のアルミ
ニウム箔が安価で適当であるが、銅箔を用いても
良い。二枚の銅箔１１，１２および支持用金属箔
１３は互いに約15〜30μ厚の接着剤１４で電気的
に絶縁され、最低でも600V、平均では2500Vの
絶縁耐圧が得られる。しかし接着剤１４は極めて
薄層であるので、プレス切断をすると切断面で接
着剤１４の薄層が破れて短絡する危険がある。
如く、二枚の銅箔１１，１２を支持用金属箔１３
の両面に熱硬化性樹脂の接着剤１４で接着して形
成される。二枚の銅箔１１，１２はプリント基板
等に用いられる約35μ厚の銅箔を用い、銅箔１
１，１２の片面には一面にエポキシ樹脂等の熱硬
化性樹脂から成る接着剤１４を塗布した後に支持
用金属箔１３の両面に圧着して一体化してフイル
ム状にする。熱硬化性樹脂としては例えば特公昭
55−20394号公報に記載したものを用いると良い。
支持用金属箔１３としては50〜100μ厚のアルミ
ニウム箔が安価で適当であるが、銅箔を用いても
良い。二枚の銅箔１１，１２および支持用金属箔
１３は互いに約15〜30μ厚の接着剤１４で電気的
に絶縁され、最低でも600V、平均では2500Vの
絶縁耐圧が得られる。しかし接着剤１４は極めて
薄層であるので、プレス切断をすると切断面で接
着剤１４の薄層が破れて短絡する危険がある。
斯るフイルム基板は所定の巾例えば約５cm巾に
切断して帯状フイルムとして例えば長さ50m単位
にカートリツジに巻き取る。この帯状のフイルム
基板１５は第３図に示す如く所望のリードパター
ン１６を設けない両端部分に一定間隔でインデツ
クス孔１７を打抜いて形成し、このインデツクス
孔１７を以後の製造工程での位置の割出しやフイ
ルム基板の移送に用いる。
切断して帯状フイルムとして例えば長さ50m単位
にカートリツジに巻き取る。この帯状のフイルム
基板１５は第３図に示す如く所望のリードパター
ン１６を設けない両端部分に一定間隔でインデツ
クス孔１７を打抜いて形成し、このインデツクス
孔１７を以後の製造工程での位置の割出しやフイ
ルム基板の移送に用いる。
上述したフイルム基板の一方の銅箔１１は選択
的にエツチングして第３図に示す如く、所望のリ
ードパターン１６を形成する。リードパターン１
６は各々が電気的に独立して形成され、具体的に
は半導体素子を載置する固着パツド１６１とフイ
ルム基板の両端にDIP状に配列された外部端子を
固着する電極１６２から固着パツド１６１の近傍
まで延在される各電極リード１６３より構成され
ている。またリードパターン１６はエツチングに
より形成されるため不所望の力が加えられず接着
剤１４の薄層を破つて短絡することはない。また
リードパターン１６はインデツクス孔１７により
割り出される位置に一方の銅箔１１を用いて一定
間隔で同一のものを連続的に形成してフイルムキ
ヤリア方式の生産工程に適応させる。
的にエツチングして第３図に示す如く、所望のリ
ードパターン１６を形成する。リードパターン１
６は各々が電気的に独立して形成され、具体的に
は半導体素子を載置する固着パツド１６１とフイ
ルム基板の両端にDIP状に配列された外部端子を
固着する電極１６２から固着パツド１６１の近傍
まで延在される各電極リード１６３より構成され
ている。またリードパターン１６はエツチングに
より形成されるため不所望の力が加えられず接着
剤１４の薄層を破つて短絡することはない。また
リードパターン１６はインデツクス孔１７により
割り出される位置に一方の銅箔１１を用いて一定
間隔で同一のものを連続的に形成してフイルムキ
ヤリア方式の生産工程に適応させる。
またフイルム基板の他方の銅箔１２は第４図に
示す如く固着パツド１６１に対応する部分に固着
パターン２０を設ける。なお多層配線を行う必要
がある場合は、他方の銅箔１２を用いて導電路２
１を形成し、反対側のリードパターン１６とスル
ホール接続する。固着パターン２０および導電路
２１はリードパターン１６と同様にエツチングに
より形成される。
示す如く固着パツド１６１に対応する部分に固着
パターン２０を設ける。なお多層配線を行う必要
がある場合は、他方の銅箔１２を用いて導電路２
１を形成し、反対側のリードパターン１６とスル
ホール接続する。固着パターン２０および導電路
２１はリードパターン１６と同様にエツチングに
より形成される。
斯るフイルム基板の二枚の銅箔１１，１２のエ
ツチングは両面に所望の形状にレジストをスクリ
ーン印刷した後に両面エツチング装置内にフイル
ム基板を連続して送り込み、エツチング液を対向
して設けたノズルから両面に吹き付けて同時にエ
ツチングを行う。
ツチングは両面に所望の形状にレジストをスクリ
ーン印刷した後に両面エツチング装置内にフイル
ム基板を連続して送り込み、エツチング液を対向
して設けたノズルから両面に吹き付けて同時にエ
ツチングを行う。
上述の如く両面エツチングにより所定のリード
パターン１６および裏面パターンを形成されたフ
イルム基板はカートリツジに巻き取られ、その後
カートリツジからインデツクス孔１７を用いてコ
マ送りして供給され、第５図に示す如く固着パツ
ド１６１に半導体素子２２等を固着し半導体素子
２２の電極と対応する電極リード１６３とをボン
デイング細線で接続する。一方固着パターン２０
にはクリーム状半田をスクリーン印刷した後放熱
のための良熱伝導性の金属片２３を固着する。
パターン１６および裏面パターンを形成されたフ
イルム基板はカートリツジに巻き取られ、その後
カートリツジからインデツクス孔１７を用いてコ
マ送りして供給され、第５図に示す如く固着パツ
ド１６１に半導体素子２２等を固着し半導体素子
２２の電極と対応する電極リード１６３とをボン
デイング細線で接続する。一方固着パターン２０
にはクリーム状半田をスクリーン印刷した後放熱
のための良熱伝導性の金属片２３を固着する。
この際に電極リード１６３に通電して半導体素
子２２および他の回路素子を含めた全体の回路機
能検査を行い、必要があればフアンクシヨナルト
リミングも行える。この検査で所定の回路機能を
得られないときは半導体素子２２等を交換して再
生するか、あるいはマークを付けてその後の組立
工程を中止して完成品の歩留の向上を図る。この
検査後半導体素子２２および保護を必要とする回
路素子にはシリコンレンジ塗布して素子およびボ
ンデイング細線を保護する。
子２２および他の回路素子を含めた全体の回路機
能検査を行い、必要があればフアンクシヨナルト
リミングも行える。この検査で所定の回路機能を
得られないときは半導体素子２２等を交換して再
生するか、あるいはマークを付けてその後の組立
工程を中止して完成品の歩留の向上を図る。この
検査後半導体素子２２および保護を必要とする回
路素子にはシリコンレンジ塗布して素子およびボ
ンデイング細線を保護する。
その後フイルム状のままで電極リード１６３の
他端に外部端子２４を半田付けした後、外部端子
２４を露出して全体を樹脂でモールドし、然る後
封止樹脂２５の端部でフイルム基板１５を切断し
て第５図に示す個々の完成品に分離する。
他端に外部端子２４を半田付けした後、外部端子
２４を露出して全体を樹脂でモールドし、然る後
封止樹脂２５の端部でフイルム基板１５を切断し
て第５図に示す個々の完成品に分離する。
以上に詳述した如く本発明に依れば、二枚の銅
箔と一枚の支持用金属箔によつて極めて安価で放
熱性の良いフイルム基板構造が実現でき、また銅
箔でリードパターンを多数連続して形成すること
によりフイルムキヤリア方式を適用して量産性を
得られる。更に従来では不可能とされた電力消費
の大きい回路についてもフイルムキヤリア方式を
適用でき、電力消費量に応じた金属片により良好
な放熱性も確保できる。
箔と一枚の支持用金属箔によつて極めて安価で放
熱性の良いフイルム基板構造が実現でき、また銅
箔でリードパターンを多数連続して形成すること
によりフイルムキヤリア方式を適用して量産性を
得られる。更に従来では不可能とされた電力消費
の大きい回路についてもフイルムキヤリア方式を
適用でき、電力消費量に応じた金属片により良好
な放熱性も確保できる。
第１図は従来のポリイミド等の耐熱性プラスチ
ツク層を用いたフイルム基板構造を説明する断面
図、第２図は本発明のフイルム基板構造を示す断
面図、第３図および第４図は本発明のフイルム基
板を用いた半導体装置の組立方法を説明する上面
図、第５図は本発明のフイルム基板を用いた半導
体装置の断面図である。 主な図番の説明 １１，１２は銅箔、１３は支
持用金属箔、１４は接着剤層、１５はフイルム基
板、１６はリードパターン、１７はインデツクス
孔、２２は半導体素子、２３は金属片、２４は外
部端子である。
ツク層を用いたフイルム基板構造を説明する断面
図、第２図は本発明のフイルム基板構造を示す断
面図、第３図および第４図は本発明のフイルム基
板を用いた半導体装置の組立方法を説明する上面
図、第５図は本発明のフイルム基板を用いた半導
体装置の断面図である。 主な図番の説明 １１，１２は銅箔、１３は支
持用金属箔、１４は接着剤層、１５はフイルム基
板、１６はリードパターン、１７はインデツクス
孔、２２は半導体素子、２３は金属片、２４は外
部端子である。
Claims (1)
- １ 二枚の銅箔が熱硬化性樹脂で支持用金属箔の
両面に接着して形成されたフイルム基板と、前記
フイルム基板の一方の銅箔をエツチングして一定
間隔で形成され少なくとも半導体素子が固着され
る固着パツドを有する導電パターンと、前記フイ
ルム基板の他の銅箔をエツチングし前記固着パツ
ドに対応して形成された多層配線用の導電路及び
放熱用の金属片が固着される固着パターンとを備
えたことを特徴とするフイルム基板構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56184894A JPS5885590A (ja) | 1981-11-17 | 1981-11-17 | フイルム基板構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56184894A JPS5885590A (ja) | 1981-11-17 | 1981-11-17 | フイルム基板構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5885590A JPS5885590A (ja) | 1983-05-21 |
| JPS6362918B2 true JPS6362918B2 (ja) | 1988-12-05 |
Family
ID=16161175
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56184894A Granted JPS5885590A (ja) | 1981-11-17 | 1981-11-17 | フイルム基板構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5885590A (ja) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS513376A (ja) * | 1974-06-29 | 1976-01-12 | Ebara Infilco | |
| JPS51145857A (en) * | 1975-06-11 | 1976-12-15 | Citizen Watch Co Ltd | Timekeeper substrate |
| JPS558777A (en) * | 1978-07-06 | 1980-01-22 | Terada Keori Kk | Preparation of lap blanket |
| JPS5553477A (en) * | 1978-10-13 | 1980-04-18 | Matsushita Electric Industrial Co Ltd | Electronic circuit device and method of manufacturing same |
-
1981
- 1981-11-17 JP JP56184894A patent/JPS5885590A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5885590A (ja) | 1983-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5683566A (en) | Method of manufacting an SMD resistor | |
| US4621278A (en) | Composite film, semiconductor device employing the same and method of manufacturing | |
| US5119272A (en) | Circuit board and method of producing circuit board | |
| US4925522A (en) | Printed circuit assembly with contact dot | |
| US6101098A (en) | Structure and method for mounting an electric part | |
| JPS58159361A (ja) | 多層混成集積回路装置 | |
| JPS6256656B2 (ja) | ||
| US20070119911A1 (en) | Method of forming a composite standoff on a circuit board | |
| JP3523418B2 (ja) | 配線基板 | |
| JPS6347157B2 (ja) | ||
| JP4306892B2 (ja) | 回路保護素子の製造方法 | |
| GB2093401A (en) | Composite film | |
| JP2006216735A (ja) | 電子部品実装基板 | |
| JPS6220694B2 (ja) | ||
| JPH0249651Y2 (ja) | ||
| KR850001541B1 (ko) | 양면 프린트 기관과 그 다량 접속방법 | |
| JPS6155247B2 (ja) | ||
| JPH0519974Y2 (ja) | ||
| JPS6217858B2 (ja) | ||
| JPH0442938Y2 (ja) | ||
| JPS6217859B2 (ja) | ||
| JPH07240302A (ja) | チップ状電子部品とその製造方法 | |
| JPS6152977B2 (ja) | ||
| JPH0423321Y2 (ja) | ||
| JP2014204094A (ja) | 抵抗器および抵抗器の製造方法 |