JPS6362928B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、通信監視装置に関するものであつ
て、詳しくは、上位CPUから下位CPUに命令が
伝送された場合にのみ下位CPUから上位CPUに
応答を伝送するように構成された非同期通信シス
テムでの通信異常状態の監視に有効な装置を提供
するものである。

上位CPUと下位CPUとの間で通信を行う方式
の一種に、上位CPUから下位CPUに命令が伝送
された場合にのみ下位CPUから上位CPUに応答
を伝送するように構成された非同期通信システム
がある。

第１図は、このようなシステムの概念構成図で
あつて、１０は上位CPU、２０は下位CPUであ
る。上位CPU１０からは下位CPU２０に命令が
伝送され、下位CPU２０からは上位CPU１０に
応答が伝送される。このようなシステムにおける
伝送状態に着目すると、正常動作状態では命令と
応答が交互に伝送されるが、異常動作状態では命
令のみが連続したり応答のみが連続することにな
る。

従来、このようなシステムにおける伝送状態を
監視するのにあたつては、伝送される全データを
格納するメモリを設けおいてこれらデータをトレ
ースしたり、伝送されるデータを監視したりチエ
ツクする装置を伝送線路に接続することが行われ
ていた。

しかし、このような従来の方法によれば、比較
的大容量のメモリが必要であつたり、別途、伝送
線路に接続するための装置が必要になるなど、構
成が複雑になり、コスト高になるという欠点があ
つた。

本発明は、このような従来の欠点を解決したも
のであつて、前述のような非同期通信システムに
おける通信異常状態を監視する装置として、上位
CPUと下位CPUとの間で伝送される情報のうち
少なくとも命令と応答の通信手順を逐次格納する
第１のメモリと、第１のメモリに格納された通信
手順に基づいて上位CPUと下位CPUとの交互伝
送の異常を検出する異常検出回路と、異常検出信
号に従つて第１のメモリから読み出された交互伝
送の異常を表わす通信手順を逐次格納する第２の
メモリとを組み合わせて通信監視装置を構成した
ことを特徴とする。

以下、図面を用いて詳細に説明する。

第２図は、本発明に係る通信監視装置を用いた
システムの一実施例を示す要部のブロツク図であ
つて、上位CPU１０と下位CPU２０とで測定シ
ステムを構成した例を示している。

第２図において、３０は本発明に係る通信監視
装置、４０は下位CPU２０により制御される測
定部である。通信監視装置３０は、上位CPU１
０と下位CPU２０との間で伝送される情報のう
ち少なくとも命令と応答の通信手順を逐次格納す
る第１のメモリ３１と、第１のメモリ３１に格納
された通信手順に基づいて上位CPU１０と下位
CPU２０との交互伝送の異常状態を検出する異
常検出回路３２と、異常検出信号に従つて交互伝
送の異常を表わす通信手順を第１のメモリから読
み出して逐次格納する第２のメモリ３３とで構成
されている。

このように構成されたシステムの動作を説明す
る。

上位CPU１０と下位CPU２０との通信にあた
つては、送信権の争奪が起こらないように上位
CPU１０に主導権を持たせている。上位CPU１
０のデータ送信要求命令に対して下位CPU２０
はデータを送信して応答する。上位CPU１０の
命令が下位CPU２０で理解できない場合には下
位CPU２０はその旨を上位CPU１０に応答する。
また、上位CPU１０からの設定命令に対しては
下位CPU２０は上位CPU１０に設定が正しく行
われたか否かを応答する。すなわち、上位CPU
１０からの命令があつた場合にのみ、下位CPU
２０は応答するように構成されている。一方、通
信監視装置３０の動作に着目すると、下位CPU
２０は上位CPU１０からの命令を受信すること
により上位CPU１０から命令があつた旨を表わ
す通信手順情報を第１のメモリ３１に送出する。
そして、その命令に応じた動作を実行し、その動
作が完了すると、その命令に応答した旨を表わす
通信手順情報を第１のメモリ３１に送出する。こ
れにより、第１のメモリ３１には、上位CPU１
０と下位CPU２０との間で正常な交互伝送が行
われている場合には命令と応答を表わす通信手順
情報が交互に逐次格納され、交互伝送に異常が生
じた場合には命令または応答を表わす通信手順情
報が連続して逐次格納されることになり、その配
列が変化することになる。すなわち、命令が２個
以上続く場合には上位CPU１０が通信手順を守
らずに続けて命令を送つてきたか下位CPU２０
が応答しなかつたことを表わし、応答が２個以上
続く場合には上位CPU１０の命令なしに下位
CPU２０が上位CPU１０に続けて応答したこと
を表わす。異常検出回路３２はこのような通信手
順情報の配列の変化を検出すると、異常検出信号
に従つてこれら交互伝送の異常を表わす通信手順
情報を第１のメモリ３１から読み出して第２のメ
モリ３３に逐次格納する。第２のメモリ３３とし
ては、停電時でも情報が消滅しないようにバツテ
リバツクアツプされ、電源投入によつてイニシヤ
ライズされないように構成されたものを用いる。
第２のメモリ３３が一杯になつた場合には情報の
書き込みを停止し、オペレータが格納されている
情報を印字したりカセツトテープなどの外部記憶
装置に格納した後にイニシヤライズするまで一杯
の状態を保存する。これにより、第２のメモリ３
３には通信手順異常発生の発端となつた情報を保
存しておくことができる。

なお、第１のメモリ３１および第２のメモリ３
３には、必要に応じて、各通信手順に関連した時
間情報、命令や応答の種類情報、下位CPU２０
の動作モードや状態を表わす情報、下位CPU２
０の余裕度情報などを格納することができる。こ
れにより、前述のような通信手順の異常解析を短
時間に効率良く行うことができる。また、これら
の各情報を格納することにより、擬似的な異常検
出信号を発生させることによつてその時点におけ
る動作情報を第２のメモリ３３に格納することも
できる。なお、これら各情報を格納しても従来の
ように全データを格納してトレースする場合に比
べて格納すべき情報量を大幅に減らすことがで
き、メモリを節約できる。

また、システムによつては、測定部４０から送
り出される大量の測定データを下位CPU２０を
介して上位CPU１０に伝送しなければならない
ことがある。このような場合には、上位CPU１
０からの１個の命令に対して下位CPU２０から
１個の応答として連続的に多量のデータを送るよ
うにし、通信監視装置３０はこれら命令と応答と
の関係のみを監視するように構成すればよい。な
お、上位CPU１０がデータ受信を中止したい場
合には下位CPU２０にデータ送信中止命令を出
し、下位CPU２０はこれに対してその命令を受
け取つたかどうかの応答を上位CPU１０に返せ
ばよい。

以上説明したように、本発明によれば、比較的
小容量のメモリ構成で、非同期通信システムにお
ける通信異常状態の監視に有効な通信監視装置が
実現でき、特に、マイクロプロセツサを用いた通
信システムに好適である。

【図面の簡単な説明】

第１図は非同期通信システムの概念図、第２図
は本発明に係る通信監視装置を用いたシステムの
一実施例を示す要部のブロツク図である。 １０……上位CPU、２０……下位CPU、３０
……通信監視装置、３１……第１のメモリ、３２
……異常検出回路、３３……第２のメモリ、４０
……測定部。

Claims (1)

【特許請求の範囲】
1. １ 上位CPUから下位CPUに命令が伝送された
   場合にのみ下位CPUから上位CPUに応答を伝送
   するように構成された非同期通信システムにおけ
   る通信異常状態を監視する通信監視装置であつ
   て、これら上位CPUと下位CPUとの間で伝送さ
   れる情報のうち少なくとも命令と応答の通信手順
   を逐次格納する第１のメモリと、第１のメモリに
   格納された通信手順に基づいて上位CPUと下位
   CPUとの交互伝送の異常を検出する異常検出回
   路と、異常検出信号に従つて第１のメモリから読
   み出された交互伝送の異常を表わす通信手順を逐
   次格納する第２のメモリとで構成したことを特徴
   とする通信監視装置。