JPS6362977B2 - - Google Patents

Info

Publication number
JPS6362977B2
JPS6362977B2 JP55039820A JP3982080A JPS6362977B2 JP S6362977 B2 JPS6362977 B2 JP S6362977B2 JP 55039820 A JP55039820 A JP 55039820A JP 3982080 A JP3982080 A JP 3982080A JP S6362977 B2 JPS6362977 B2 JP S6362977B2
Authority
JP
Japan
Prior art keywords
data
sampling
transmission delay
signal
point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55039820A
Other languages
English (en)
Other versions
JPS56136121A (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP3982080A priority Critical patent/JPS56136121A/ja
Priority to US06/244,860 priority patent/US4322768A/en
Priority to CA000373642A priority patent/CA1139415A/en
Priority to AU68626/81A priority patent/AU526074B2/en
Priority to FR8105872A priority patent/FR2485283A1/fr
Priority to GB8109296A priority patent/GB2072974B/en
Publication of JPS56136121A publication Critical patent/JPS56136121A/ja
Publication of JPS6362977B2 publication Critical patent/JPS6362977B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H7/00—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
    • H02H7/26—Sectionalised protection of cable or line systems, e.g. for disconnecting a section on which a short-circuit, earth fault, or arc discharge has occured
    • H02H7/261—Sectionalised protection of cable or line systems, e.g. for disconnecting a section on which a short-circuit, earth fault, or arc discharge has occured involving signal transmission between at least two stations
    • H02H7/263—Sectionalised protection of cable or line systems, e.g. for disconnecting a section on which a short-circuit, earth fault, or arc discharge has occured involving signal transmission between at least two stations involving transmissions of measured values
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/26—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to difference between voltages or between currents; responsive to phase angle between voltages or between currents
    • H02H3/28—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to difference between voltages or between currents; responsive to phase angle between voltages or between currents involving comparison of the voltage or current values at two spaced portions of a single system, e.g. at opposite ends of one line, at input and output of apparatus
    • H02H3/30—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to difference between voltages or between currents; responsive to phase angle between voltages or between currents involving comparison of the voltage or current values at two spaced portions of a single system, e.g. at opposite ends of one line, at input and output of apparatus using pilot wires or other signalling channel
    • H02H3/305—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to difference between voltages or between currents; responsive to phase angle between voltages or between currents involving comparison of the voltage or current values at two spaced portions of a single system, e.g. at opposite ends of one line, at input and output of apparatus using pilot wires or other signalling channel involving current comparison

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Emergency Protection Circuit Devices (AREA)

Description

【発明の詳細な説明】 本発明は、電流差動の原理による多端子系統保
護に係り、特に各端子で得られる電流のデイジタ
ル量の同期装置に関するものである。
用地確保の困難、環境保全等の問題により送電
線の建設は３端子、４端子等多端子化する傾向に
あり保護継電システムの性能向上ならびに信頼性
向上が強く要求されている。多端子系統において
は区間内充電々流、流出をともなう内部事故およ
び事故時汐流通過などの問題が生じ、位相比較継
電方式などの従来技術ではその保護が困難となつ
てくる。ここに全端子電流のベクトル和を用いる
電流差動保護方式が提案されている。
電流差動方式はその原理が簡単であること、事
故検出能力が高いこと、電力動揺、同期外れ時の
誤動作がないこと、感度及び時限協調を必要とし
ないことなど保護上有利とされる点が多く、多端
子系統保護に適している。
電流差動方式の基本原理はキルヒホツフ第１法
則に基づくもので外部事故時及び健全時には全端
子電流のベクトル和は零であるが、内部事故時に
は零とならないことを利用するものである。
実際には測定系の誤差を考慮する必要があり動
作式は下記のように抑制項をつけたものとなり、
(1)式が成立したとき例えばシヤ断器をトリツプす
る等の保護動作を行なう。
｜o 〓j=1 I〓j｜−ｋo 〓j=1 ｜I〓j｜＞Tp (1) 但し、ｋ：抑制率 Tp：最小感度を決定する定数 (1)式は全端子電流のベクトル和の絶対値、即ち
｜o 〓j=1 I〓j｜を動作力とし、各端子電流の総和、即ち
o 〓j=1 ｜I〓j｜を抑制力としたものでスカラ和抑制方式
と呼ばれ通常よく用いられる方式である。
ここに前述電流差動保護方式を具体化するため
デイジタル技術が導入され、同時刻サンプリング
方式が提案されているが、これは以下の通りであ
る。従来、第１図の如くＡ端、Ｂ端でそれぞれ独
立の現象として現われるアナログ量をデイジタル
化して、送信機AS，BSより受信機AR，BRに伝送
し処理回路COMPA，COMPBに導く構成が電流
差動保護方式の基本構成である。
ここでキルヒホツフの第１法則を忠実に実行す
るためには厳密な時々刻々のデータを相互に相手
端に送り、自端データと相手端データを比較処理
させる必要が生ずる。この精度は端子数が増える
に従つて上げる必要があり、サンプリング時刻の
同時刻的同期性が要求されてくる。
このために、中心となる主局から従局へサンプ
リング同期信号を送り、従局では送られたサンプ
リング同期信号を受けて自局のサンプリングを行
なうとともに、同時に該サンプリング同期信号を
主局に対して返送し、且つ主局ではサンプリング
同期信号を送出してから従局より返送されたサン
プリング同期信号を受信する迄の時間を検出し、
従局のサンプリング時刻に同期して主局のサンプ
リングが行なわれる如く、該サンプリング同期信
号の送出時刻を調整するものであつた。ここで
CTは電流変成器、CBはシヤ断器、AS，BSは
夫々Ａ端、Ｂ端の送信部であり、AR，BRは受信
部である、COMPは処理部を示す、Ｌは送電線
である。
全系統の時刻同期方式であるため、複雑な同期
装置が必要であるばかりでなく、これの同期信号
回路の異常で全系統の保護機能のみならず、保護
機能に使うデータを共用する計測調整、操作等の
機能が全部作動不能になる恐れを含んでおり、更
に、系統につながる変電所の増設等に対して、即
ち電気所数が増えるに従つて装置の増大に対し
て、硬直性の著しいものとなつている等の欠点が
あつた。
この発明は、この点に鑑みなされたもので、全
系統における時刻同期方式の代わりに、各電気所
でサンプリング周波数のみを合せて、かつこのと
きの周波数の値を大きくしてサンプリングし、ア
ナログ量をデイジタル化して対向局間でデータを
送受し、各端で伝送遅延時間をサンプリング時間
巾の整数倍の遅延時間補正をし、各端で、演算原
理に応じた所定時間々隔で全端からのデータを同
一時刻で抽出したのとほゞ等価と見做し得る精度
で抽出し、実用に供し得るに十分な精度内で電流
差動保護方式を提供することを目的としている。
第２図に本発明の一実施例を示す。これはＡ端
のみについて述べたものであり、対向端は説明を
簡単にするためにＢ端のみを想定している（図示
せず）。
図中、第１図と同一符号は同一又は相等部分を
示す。Ｆはフイルタ、Ｓ／Ｈはサンプル・ホール
ド、Ａ／Ｄはアナログデイジタル変換器、ENC
はエンコーダ、DECはデコーダ、SRはバツフア
メモリ部、CNTはカウンタ、CLはクロツク発生
回路である。
フイルタＦはサンプリング定理により決定され
る折り返えし誤差を除去するために用いるもの
で、サンプリング周波数を極めて大きくすれば、
このフイルタの除去は可能である。（これは、サ
ンプリング周波数を無限大にすれば、アナログ波
形そのものとなることからもうなずけることであ
る）サンプル・ホールドＳ／Ｈは、標本化するた
めの回路であるが、アナログ・デイジタル変換器
Ａ／Ｄの変換速度が高速度化されれば、所定の誤
差範囲内で量子化することが可能となつてくる。
この時期では、サンプル・ホールドＳ／Ｈの省略
も可能である。
カウンタCNTは、制御回路でクロツク発生回
路CLより出力されるクロツクパルスにより駆動
されるカスケード接続の多段カウンタより構成さ
れている。この制御回路CNTの出力、即ちカウ
ンタ各段の出力は各部の動作を規制するタイミン
グパルスを発生する。これらのタイミングパルス
はサンプルホールド信号tSH、アナログ・デイジ
タル変換信号tAD、符号化制御信号tEN、送信制御
信号tS等から構成されている。
カウンタCNTからのサンプルホールド信号tSH
がサンプルホールドＳ／Ｈの該当端子に与えられ
ると、その時刻に入力端子に印加されている系統
の１次量をサンプリングし次にtSHが与えられる
まで、この値を保持するように動作する。次い
で、アナログデイジタル変換器Ａ／Ｄに対して変
換指令tADを与え、サンプルホールドＳ／Ｈの出
力がデイジタルデータADaに変換され、符号化制
御信号tENにより、CRC等の検定符号を付され信
号ENCaとなり、送信制御信号tSにより送信部AS
で信号ENCaはＰ／Ｓ変換されて信号ASaとして
相手端に送信される。
これらの制御タイミングを第３図に示す。Ｂ端
からも同様にして信号ASaが送信され、Ａ端で受
信され、信号ASbとなる。受信部ARでは、その
詳細を第７図に示した如く、Ｓ／Ｐ変換後にフレ
ーム同期フードにより制御信号tAR，tBRが成生さ
れ、受信部ARの出力信号ARaは制御信号tARによ
り復調部DECでデータの検定が実行され制御信
号tBRにより復調部DECの出力信号DECaはバツフ
アメモリ部SR2へと導かれる。一方、アナログデ
イジタル変換器Ａ／Ｄの出力信号ADaはカウンタ
CNTからの制御信号tSRによつて、バツフア・メ
モリ部SR1へと導かれる。次いで、制御信号tDYに
より、バツフアメモリ部SR1の出力信号SRaが伝
送遅延補正部DYに読み込まれる。これの詳細は
第６図に示した通りであるが、処理部COMPAか
らのデータ読み込み制御信号tCとカウンタからの
制御信号tDYの関係は下式で示された関係である。
ｎ・tDY＝tC (2) 但し、ｎ：正の整数 制御信号tCは一般には、処理部COMPA内の演
算原理式により決定され、商用周波（60Hz又は
50riz）の電気角90゜の整数分の１の電気角を与え
るに好ましい時間に設定される。伝送遅延補正部
DY及びバツフアメモリ部SR2は、処理部COMPA
からのデータ読み込み制御信号tCにより、ほゞ同
一時刻にサンプリングされたと等価なデータ
（DYa（t1）とSRb（t1＋α））を読み込み、式(1)に
示した演算を実施し、シヤ断器を引外す必要があ
ると判断すると制御信号tripをシヤ断器CBAの引
外しコイルに対して与えることになる。第４図は
この発明の基本の一部をなすもので、サンプリン
グ時間巾を短くすれば、原波形に対する再現波形
の忠実度を増す事を示している。
従来では、このサンプリング間隔（電気角）は
30゜（60Hzベースで1.389ｍｓのサンプリング時間
巾である）であるが、本発明ではこれを0.5゜程度
とすれば十分である。（60Hzベースで231.5μsのサ
ンプリング時間巾となる） 差動保護を考えた場合貫通外部事故（説明を簡
単にするために２端子を想定する）のときの電流
をAsinθとする。このとき両端のサンプリング間
隔（電気角）が0.5゜ずれがある場合が最悪ケース
となるから、このときの誤差電流をΔAとすると ΔA＝Asinθ−Asin（θ＋0.5゜） ＝Ａ｛（１−cos0.5゜）sinθ−sin0.5゜cosθ｝ ＝8.727×10-3Asin（θ−89.75゜） (3) となる。CT2次定格を5Aとしたとき、この貫通
外部事故で200A（r.m.s）の事故電流が流れたも
のとすると、 ΔA＝8.727×10-3×√２×200sin（θ−89.75゜） ＝2.468sin（θ−89.75゜） (4) の誤差電流となる。従つて θ＝−0.25゜ (5) のとき ΔA＝2.468A (6) となる。式(1)から、このときのｋの誤動作限界は である。更に、第８図に示す系統運用状態のとき
に、Ａ端子からの流入１に対して、Ｂ端子からの
流出0.5、Ｃ端子からのまわり込み流入0.5のケー
スで1L内部事故と判定するためには、理想サン
プリングを考えたとき、流入量の総和は１であ
り、各端子電流のスカラー和は２となるから、こ
のときの動作条件の限界を与えるｋは式(1)にそれ
ぞれの値を代入して下記となる。
１／２（１−Tp）＝ｋ (8) 式(7)、(8)から、この原理のリレーの最少タツプ
値Tp nioを求めると下記となる。
Tp nio≒0.992A（r.m.s） (9) 即ち1A程度のタツプ整定が可能である。
第５図、第６図は、この発明の基本部の更に別
の部分を構成する伝送遅延時間補正の一具体例を
示すもので第２図の伝送遅延補正部DYの原理説
明である。
第２図の伝送遅延補正部DYは第５図Ａに示し
たシフトレジスタで構成されており、伝送遅延を
補正し得るワード数が準備されれば良い。t0〜t8
はサンプリング番号を示すものでαはＡ端とＢ端
のサンプリング間隔（時間）のずれを示し、0.5゜
サンプリングでは α≧231.5μs (10) である。
0.5゜のサンプリング間隔で（時間換算の間隔を
tSAMPとする）伝送遅延時間をtdとする場合伝送遅
延補正部DYに必要なワード数Ｎはtd／tSAMPで示
されるが、剰余分に対しても更に１ワードを与え
ておく方が便利である。
第５図の例ではtdは下記の範囲内に存在するこ
とになる 926＜td＜1157.5 (11) 第５図では、タイミングtcのとき、伝送遅延補
正部DYの第２ワード内にあるサンプリング時刻
t1のデータとバツフアメモリ部SR2の第７ワード
内にあるサンプリング時刻t1＋αのデータを集収
すれば式(11)で示したサンプリング同期の同期ずれ
の範囲内で同期を確保する事が可能となる。
この方法は、伝送遅延補正部DY及びバツフア
メモリ部SR2に、受け付けた信号SRa及びDECa
を第９ワードから第１ワードへと順次シフトして
行き、既知量である伝送遅延分に相当するワード
差を考慮してデータを集収しようとするもので、
いわば、ソフトウエア的に伝送遅延分を補正せん
とするものである。
第６図は、これに対して、ハード・ウエア的に
伝送遅延を補正せんとするものである。これは
SR1の出力信号SRaを第１ワードから注入するに
対し、SR2の出力信号DECaは伝送遅延分を考慮
して第４ワードから注入し、タイミングtcで、と
もに第２ワードから同期データとしてデータ集収
をせんとするものである。
第７図は、この発明の別の基本部分を構成する
もので相手端データにより制御信号を生成する一
実施例を示すものである。図中１はＳ／Ｐ変換
部、２１，２２はアンド・ゲート、３１，３２は
アドレスAD1，AD2を記憶する記憶回路、４はフ
リツプフロツプ回路、５はゲートである。
この動作を説明する前に信号ASbのフレーム構
成を第９図により説明する。データD1〜DlはＢ
端の各相の電流データとシヤ断器のオン又はオフ
のデータである。アドレスAD1，AD2はデータ
D1〜Dlに存在し得ない値、例えばAD1には正の
フルスケール、AD2には負のフルスケールに相当
する符号構成を与え、Ａ／Ｄ変換器の最大入力を
Ａ／Ｄのフルスケールには絶対になり得ない調整
とすることにより得ることが可能である。AD1は
フレーム同期ワードであり、AD2はフレーム終了
を示している。ここでは、フレームとは、アドレ
スAD1からアドレスAD2までを云い、入力データ
バスASCにおける信号の配列形態を示す。
再び第７図の説明に戻る。Ｓ／Ｐ変換器１の出
力は第９図に示したフレームを構成しており、フ
レーム同期ワードAD1は記憶回路３１の記憶内容
と同じであるためアンド・ゲート２１から出力１
を出し、これがタイミングtBRを構成すると共に
フリツプフロツプ４のセツト入力Ｓに供給してこ
れをセツトさせる。記憶回路３１及びアンドゲー
ト２１でフレームの開始を検出させた事になる。
これと殆ど同様にして記憶回路３２とアンド・ゲ
ート２２でフレームの終了を検出している。ここ
でフレームの終了を検出するとアンド・ゲート２
２は出力１を出し、タイミングtARを形成すると
同時にフリツプフロツプ１４のリセツト入力Ｒに
供給してこれをリセツトさせる。フリツプフロツ
プ４はＱ出力4aをゲート５に供給している。ゲ
ート５はデータD1〜Dlのビツト数、例えば16ビ
ツトに対応した数のアンドゲートから成り、入力
データバスASCの信号、即ちD1〜Dlをゲート出力
する回路である。第１０図は、第２図の伝送遅延
補正部DYの構成例を示すもので、更に、本考案
の別の基本部を成している。これは16ビツト、ｌ
ワードから成るシフトレジスタで端子１〜16は第
２図の信号SRaを受け入れるためのものである。
信号ASbの伝送遅延の補正が（ｌ−１）ワードで
補正し得るものとすれば、（ｌ−１）ワード目の
シフトレジスタの夫々のＱ出力を取り出し、ゲー
ト回路に導き、処理部COMPAからの制御信号tC
を受けている期間中信号DYaを送出する。
第１１図は、第２図の伝送遅延補正部DY及び
バツフアメモリSR2のデータDYa及びSRbを処理
部COMPAに読み込むときのDYaとSRbの時間的
なずれと制御信号tCの関連を説明するためのもの
である。ケース１は両データが完全に同期した状
態であり、ケース２は90゜の位相差を持ち、ケー
ス３は逆位相関係であり、ケース４は270゜の位相
差の場合を示している。
ここにDaはＡ端のデータを示しD1A，D2A…は
Ａ端のＡ相電流、サンプリング時刻1t、2t…のデ
ータを示し、D1B，D2B…はＢ端のそれぞれ対応
した電流データを示し、両端におけるサンプリン
グ時刻の違いを４ケースについて示したものであ
る。説明を簡単にするために、Ａ端データを基準
とし、Ｂ端データの伝送遅延がないものとし各信
号のデユーテイレシオを50％とし、制御信号tCの
ハイレベル期間を231.5μsとしハイレベル期間が
データエネーブル期間であり、図中の斜線時間領
域でデータがCOMPAに読み込まれる。各ケース
ともデータ・エネーブル期間内で２データ採集の
恐れがあるがデータ信号の立下りを検出したら、
エネーブル期間内でもそのエネーブル期間を無効
にし、制御信号tCの立下りでこの無効条件を解除
する回路構成とする事により、データの採集が可
能となる。
本考案は電気所間にまたがつた保護方式につい
て述べているが、この応用は自電気所内の電圧と
電流（ベクトル演算形のリレー、例えば方向リレ
ー、インピーダンスリレー）にも可能であり、更
に電流と電流（例えば母線保護リレー、変圧器保
護リレー）にも可能である。
本考案の方式は、同期制御信号を所定の主局か
ら関連した従局へ伝送しなくとも従来と同等に保
護が可能となり、これを関連した電気所で、他端
と関係なく独立してサンプリングする事が可能と
なつたため、複雑な同期を確保するための装置が
不要となるのみならず、同期信号回路を分散配置
とする事が可能となるため、同時刻同期方式のよ
うに同期回路の不良で全システムがダウンする事
が避けられ、システム信頼度向上に貢献するとこ
ろ大であり、かつ同期回路を分散配置することが
可能となるため、系統の端子数の増減への対処が
容易となる。
【図面の簡単な説明】
第１図は従来の電流差動保護方式の原理構成
図、第２図は本発明の一実施例を説明するための
図、第３図は本発明の制御タイミング構成の実施
例を説明するための図、第４図は高密度サンプリ
ングを説明する波形図、第５図は本発明の同期の
とり方を示す実施例図、第６図は本発明の別の同
期のとり方を示す実施例図、第７図は相手端デー
タにより制御信号を生成する実施例図、第８図は
内部事故で流出端の存在する事故例の説明図、第
９図はデータ構成例を示す図、第１０図は伝送遅
延補正回路の実施例図、第１１図は本発明の同期
のとり方を説明するためのタイミング・チヤート
図である。 図において、Ｆはフイルタ、Ｓ／Ｈはサンプ
ル・ホールド回路、Ａ／Ｄはアナログ・デイジタ
ル変換器、ENCはエンコーダ、ASは送信部、AR
は受信部、DECはデコーダ、SR1，SR2はバツフ
ア・メモリ部、DYは伝送遅延補正部、COMPA
は処理部、CLはクロツク発生回路である。なお、
図中同一符号は同一又は相当部分を示す。

Claims (1)

    【特許請求の範囲】
  1. １ 電力系統の異なる各地点の電流または電圧を
    所定の周期でサンプリングしこのデータをアナロ
    グデイジタル変換器、エンコーダ、送信部を介し
    て他地点へ送信し、上記他地点からのデータを受
    信部、デコーダ、を介して受信し、自地点のデー
    タと他地点のデータとを演算処理するものにおい
    て、上記アナログデイジタル変換器から出力され
    る自地点のデータを入力する第１のメモリ、上記
    デコーダから出力される他地点のデータを入力す
    る第２のメモリ、上記第１のメモリの出力を受け
    上記自地点と他地点との間の伝送時間に相当する
    時間だけ遅延した時点のデータを出力する伝送遅
    延補償部、この伝送遅延補償部からの出力データ
    と上記第２のメモリからの出力データとを上記サ
    ンプリング周期より長い所定の処理周期で演算処
    理する処理部を備えたことを特徴とする多端子保
    護継電装置。
JP3982080A 1980-03-25 1980-03-25 Multiterminal protecting relay Granted JPS56136121A (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP3982080A JPS56136121A (en) 1980-03-25 1980-03-25 Multiterminal protecting relay
US06/244,860 US4322768A (en) 1980-03-25 1981-03-18 Multi-terminal protective relay system
CA000373642A CA1139415A (en) 1980-03-25 1981-03-23 Multi-terminal protective relay system
AU68626/81A AU526074B2 (en) 1980-03-25 1981-03-23 Multi-terminal protective relay system
FR8105872A FR2485283A1 (fr) 1980-03-25 1981-03-24 Systeme de relais de protection pour systeme a plusieurs terminaux
GB8109296A GB2072974B (en) 1980-03-25 1981-03-25 Protective relay system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3982080A JPS56136121A (en) 1980-03-25 1980-03-25 Multiterminal protecting relay

Publications (2)

Publication Number Publication Date
JPS56136121A JPS56136121A (en) 1981-10-24
JPS6362977B2 true JPS6362977B2 (ja) 1988-12-06

Family

ID=12563603

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3982080A Granted JPS56136121A (en) 1980-03-25 1980-03-25 Multiterminal protecting relay

Country Status (6)

Country Link
US (1) US4322768A (ja)
JP (1) JPS56136121A (ja)
AU (1) AU526074B2 (ja)
CA (1) CA1139415A (ja)
FR (1) FR2485283A1 (ja)
GB (1) GB2072974B (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU8948482A (en) * 1981-10-27 1983-05-05 B.K.S. Surveys Ltd. Photographic tunnel sectioning light
JPS5875419A (ja) * 1981-10-29 1983-05-07 株式会社東芝 サンプリング時刻同期装置
US4408246A (en) * 1982-01-13 1983-10-04 Westinghouse Electric Corp. Protective relay apparatus
US4471399A (en) * 1982-03-11 1984-09-11 Westinghouse Electric Corp. Power-line baseband communication system
FR2523779A1 (fr) * 1982-03-22 1983-09-23 Berdanos Guy Dispositif isole de transmission binaire par ligne electrique
JPS6039310A (ja) * 1983-08-12 1985-03-01 株式会社東芝 サンプリング同期方法
US4706155A (en) * 1985-03-06 1987-11-10 Square D Company Restraint signal interface circuit
GB8509422D0 (en) * 1985-04-12 1985-05-15 Gen Electric Co Plc Relays
US4939617A (en) * 1989-05-05 1990-07-03 Dowty Rfl Industries Inc. Method and apparatus for monitoring an AC transmission line
FR2661024B1 (fr) * 1990-04-17 1994-02-04 Somfy Installation comportant plusieurs points recepteurs et plusieurs points emetteurs.
JP5283938B2 (ja) * 2008-03-18 2013-09-04 株式会社東芝 ディジタル保護継電装置
JP5419485B2 (ja) * 2009-02-09 2014-02-19 三菱電機株式会社 保護継電装置
US8289668B2 (en) * 2009-09-17 2012-10-16 Schweitzer Engineering Laboratories, Inc. Charging current compensation for line current differential protection
US8649142B2 (en) * 2009-09-17 2014-02-11 Schweitzer Engineering Laboratories Inc Equivalent alpha plane fault determination for a multi-terminal power apparatus
WO2011096011A1 (ja) * 2010-02-03 2011-08-11 株式会社 日立製作所 ディジタル保護制御システムおよびディジタル保護制御装置
JP5466092B2 (ja) * 2010-06-16 2014-04-09 株式会社日立製作所 多端子送電線保護継電システム
EP2719043B1 (de) 2011-07-21 2021-08-25 Siemens Aktiengesellschaft Fehlererkennung und -lokalisierung in einer einseitig gespeisten energieversorgungsleitung
US9008982B2 (en) 2012-03-09 2015-04-14 Schweitzer Engineering Laboratories, Inc. Systems and methods for determining residual flux in a power transformer
US10802054B2 (en) 2017-09-22 2020-10-13 Schweitzer Engineering Laboratories, Inc. High-fidelity voltage measurement using a capacitance-coupled voltage transformer
US11038342B2 (en) 2017-09-22 2021-06-15 Schweitzer Engineering Laboratories, Inc. Traveling wave identification using distortions for electric power system protection
US10345363B2 (en) 2017-09-22 2019-07-09 Schweitzer Engineering Laboratories, Inc. High-fidelity voltage measurement using resistive divider in a capacitance-coupled voltage transformer
US11187727B2 (en) 2019-04-29 2021-11-30 Schweitzer Engineering Laboratories, Inc. Capacitance-coupled voltage transformer monitoring
US11476655B2 (en) 2020-01-14 2022-10-18 Schweitzer Engineering Laboratories, Inc. Trapped charge estimation
US11575253B2 (en) 2020-05-12 2023-02-07 Schweitzer Engineering Laboratories, Inc. Controlled three-pole close for transmission lines
US11233389B1 (en) 2020-10-30 2022-01-25 Schweitzer Engineering Laboratories, Inc. Controlled three-pole close for transformers
US12316112B2 (en) 2022-07-12 2025-05-27 Schweitzer Engineering Laboratories, Inc. Breaker control units and related systems and methods

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1560518A (ja) * 1968-01-24 1969-03-21
JPS502147A (ja) * 1973-05-16 1975-01-10
US4183072A (en) * 1976-12-29 1980-01-08 Mitsubishi Denki Kabushiki Kaisha Protective relaying system
JPS6046615B2 (ja) * 1977-06-13 1985-10-17 東京電力株式会社 保護制御装置

Also Published As

Publication number Publication date
FR2485283B1 (ja) 1984-04-27
AU6862681A (en) 1981-10-01
JPS56136121A (en) 1981-10-24
GB2072974B (en) 1984-02-29
US4322768A (en) 1982-03-30
CA1139415A (en) 1983-01-11
AU526074B2 (en) 1982-12-16
GB2072974A (en) 1981-10-07
FR2485283A1 (fr) 1981-12-24

Similar Documents

Publication Publication Date Title
JPS6362977B2 (ja)
KR100465944B1 (ko) 디지털 보호계전장치
US7463467B2 (en) Relay-to-relay direct communication system and method in an electric power system
AU618843B2 (en) Equipment for and methods of locating the position of a fault on a power transmission line
MXPA04010164A (es) Rele protector con capacidad sincronizada de medicion de fasor para el uso en sistemas de energia electrica.
CN109521235A (zh) 一种一二次融合开关设备成套精度检测方法及系统
US4415968A (en) Digital data processing system with asynchronous sensing units
US6856256B2 (en) Method and system for detecting and digitally transmitting analog output measured quantities of a number of transducers
US20120134061A1 (en) Apparatus, system, and method for creating one or more slow-speed communications channels utilizing a real-time communication channel
CN103236916A (zh) 数字化继电保护装置sv组网接入网络延时动态补偿方法
JP2680507B2 (ja) ディジタル形保護継電装置
JP2945099B2 (ja) ディジタル保護制御装置
CN119291369B (zh) 一种适用于电子式互感器的距离保护方法及系统
JPS621337A (ja) デイジタル保護継電装置のデ−タ収集方法
JPS5922447B2 (ja) ホゴケイデンソウチ
JP2000332809A (ja) 光フィールドネットワークシステム
JP7531387B2 (ja) 保護制御システム
JP2577424B2 (ja) 電流差動継電方式
JPS59186443A (ja) デ−タ伝送装置
JPH02179221A (ja) ループ状ディジタル保護継電装置のサンプリング同期システム
JPH0251313A (ja) ディジタル保護継電装置のサンプリング同期方法
JP2003018767A (ja) 監視制御システム
JPS6315631A (ja) 電流差動継電装置
Sachdev et al. A differential algorithm for protecting parallel-teed transmission lines
Johns et al. Genesis and evolution of advanced protection—an exercise in industrial/university co-operation