JPH0345936B2 - - Google Patents
Info
- Publication number
- JPH0345936B2 JPH0345936B2 JP57161464A JP16146482A JPH0345936B2 JP H0345936 B2 JPH0345936 B2 JP H0345936B2 JP 57161464 A JP57161464 A JP 57161464A JP 16146482 A JP16146482 A JP 16146482A JP H0345936 B2 JPH0345936 B2 JP H0345936B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- mixer
- output
- oscillator
- programmable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
- H03L7/23—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、可変周波数発振器（以下、VFOと
称す）を周波数調整源とする多バンドのPLL制
御における電圧制御発振器（以下、VCOと称す）
と、プロダクト検波用のビート周波数発振器（以
下、BFOと称す）の周波数を供給する回路に関
する。
称す）を周波数調整源とする多バンドのPLL制
御における電圧制御発振器（以下、VCOと称す）
と、プロダクト検波用のビート周波数発振器（以
下、BFOと称す）の周波数を供給する回路に関
する。
〔従来の技術〕
第１図は従来の回路例であつて、VCO２→第
１のミクサ３→プログラマブル分周器４→位相比
較器５→VCO２のループがPLL系を構成し、基
準発振器６により安定化されている。一方、この
回路の周波数を大きく変えるには、前記プログラ
マブル分周器４の分周比を変えて行うが、更に微
細に調整するには、VFO１１により行つている。
そして、このVFO１１は、自励発振器又は別の
PLL制御による周波数連続可変発振器であつて、
通常1MHzの可変範囲としており、かつ水晶発振
回路（この場合はBFO）１２と第２のミクサ１
０とで和と差の周波数を作り、更に所要周波数帯
をとおすバンドパスフイルタ（以下、BPFと称
す）９により不要周波数を除去した後、必要周波
数を第１のミクサ３に注入している。これによ
り、VCO２はVFO１１の変化にしたがい、1M
Hz幅の変化を生ずることになる。
１のミクサ３→プログラマブル分周器４→位相比
較器５→VCO２のループがPLL系を構成し、基
準発振器６により安定化されている。一方、この
回路の周波数を大きく変えるには、前記プログラ
マブル分周器４の分周比を変えて行うが、更に微
細に調整するには、VFO１１により行つている。
そして、このVFO１１は、自励発振器又は別の
PLL制御による周波数連続可変発振器であつて、
通常1MHzの可変範囲としており、かつ水晶発振
回路（この場合はBFO）１２と第２のミクサ１
０とで和と差の周波数を作り、更に所要周波数帯
をとおすバンドパスフイルタ（以下、BPFと称
す）９により不要周波数を除去した後、必要周波
数を第１のミクサ３に注入している。これによ
り、VCO２はVFO１１の変化にしたがい、1M
Hz幅の変化を生ずることになる。
次に、基準周波数（若しくは、これを逓倍又は
分周した周波数）Rを第３のミクサ８により第２
のミクサ１０の出力と混合して和と差の周波数を
作り、更にBPF９をとおした後、前記第１のミ
クサ３に注入することにより、プログラマブル分
周器４の作用を補強拡張し、出力には受信機の
第１局部発振周波数とするに必要な周波数を得て
いた。
分周した周波数）Rを第３のミクサ８により第２
のミクサ１０の出力と混合して和と差の周波数を
作り、更にBPF９をとおした後、前記第１のミ
クサ３に注入することにより、プログラマブル分
周器４の作用を補強拡張し、出力には受信機の
第１局部発振周波数とするに必要な周波数を得て
いた。
しかし、上述のような従来技術において、
VFO１１から出力を得るまでに三段のミクサ
を必要とし（第２のミクサは使わない周波数もあ
る）、更にこの回路では、直接VCO２の発振によ
つているため、一見すると、それぞれにおける不
要周波数の発生は関係ないように見える。しか
し、−80ないし−100db程度のスプリアスでも問
題となる場合には、その原因となつているミクサ
段を減じた構成にする必要があつた。
VFO１１から出力を得るまでに三段のミクサ
を必要とし（第２のミクサは使わない周波数もあ
る）、更にこの回路では、直接VCO２の発振によ
つているため、一見すると、それぞれにおける不
要周波数の発生は関係ないように見える。しか
し、−80ないし−100db程度のスプリアスでも問
題となる場合には、その原因となつているミクサ
段を減じた構成にする必要があつた。
本発明は、従来知られているPLL回路の、こ
のような欠点を改良する目的でなされたものであ
る。
のような欠点を改良する目的でなされたものであ
る。
本発明は、PLL制御のVCOをVFO出力を周波
数変換して、プログラマブル分周器に供給する第
１のミクサと、周波数調整を行うVFOと、固定
周波数のパラメータ発振器出力とを混合する第２
のミクサと、この第２のミクサの出力を前記第１
のミクサに供給する回路に設けたBPFと、前記
プログラマブル分周器の出力と一方の基準周波数
R、若しくは、これを分周して得た周波数とを位
相比較し、更にこれをVCOの制御電圧として供
給するPLL回路と、前記パラメータ発振器の出
力を直接、又は他方の基準周波数Rと混合する第
３のミクサに供給し、この出力をもつて受信機の
後段部ミクサ又はプロダクト検波器に供給する
PLL回路であつて、上述の従来技術の課題を解
決するものである。
数変換して、プログラマブル分周器に供給する第
１のミクサと、周波数調整を行うVFOと、固定
周波数のパラメータ発振器出力とを混合する第２
のミクサと、この第２のミクサの出力を前記第１
のミクサに供給する回路に設けたBPFと、前記
プログラマブル分周器の出力と一方の基準周波数
R、若しくは、これを分周して得た周波数とを位
相比較し、更にこれをVCOの制御電圧として供
給するPLL回路と、前記パラメータ発振器の出
力を直接、又は他方の基準周波数Rと混合する第
３のミクサに供給し、この出力をもつて受信機の
後段部ミクサ又はプロダクト検波器に供給する
PLL回路であつて、上述の従来技術の課題を解
決するものである。
以下、本発明の実施例を図面に基づいて詳細に
説明するが、第２図に示したPLL回路は、VCO
２の出力及びBPF９の出力を混合する第１のミ
クサ３と、プログラマブル分周器４及び位相比較
器５とからなり、この位相比較器５は、前記プロ
グラマブル分周器４の出力と、基準発振器６の出
力の一方の基準周波数（若しくは、これを逓倍又
は分周した周波数）Rとを入力して位相比較す
る。
説明するが、第２図に示したPLL回路は、VCO
２の出力及びBPF９の出力を混合する第１のミ
クサ３と、プログラマブル分周器４及び位相比較
器５とからなり、この位相比較器５は、前記プロ
グラマブル分周器４の出力と、基準発振器６の出
力の一方の基準周波数（若しくは、これを逓倍又
は分周した周波数）Rとを入力して位相比較す
る。
他方、周波数調整用のVFO１１の出力と、水
晶発振回路（この場合はパラメータ発振器、以下
同じ）１２の出力とを第２のミクサ１０により混
合して、和と差の周波数のうち、必要な周波数の
みをBPF９にとおし、更にPLL回路１の第１の
ミクサ３に注入することにより、VCO２の周波
数を制御している。
晶発振回路（この場合はパラメータ発振器、以下
同じ）１２の出力とを第２のミクサ１０により混
合して、和と差の周波数のうち、必要な周波数の
みをBPF９にとおし、更にPLL回路１の第１の
ミクサ３に注入することにより、VCO２の周波
数を制御している。
したがつて、VFO１１から出力までの間に
は、第２のミクサ１０と第１のミクサ３の二段の
ミクサが介在するのみであつて、これを第１図の
ものと比較すると、ミクサを一段減じたことにな
る。これは、第２のミクサ１０により生成される
可変周波数帯を1MHzとした場合、この可変周波
数帯の中に２つのクロススプリアスが発生する
と、第３のミクサ８によるクロススプリアスの倍
数を２×２であり、また、第１のミクサ３による
クロススプリアスの倍数は２×２×２となつて積
算的に増加するから、ミクサを一段少なくするこ
とは、前記クロススプリアスの発生量に大きく関
係してくる。
は、第２のミクサ１０と第１のミクサ３の二段の
ミクサが介在するのみであつて、これを第１図の
ものと比較すると、ミクサを一段減じたことにな
る。これは、第２のミクサ１０により生成される
可変周波数帯を1MHzとした場合、この可変周波
数帯の中に２つのクロススプリアスが発生する
と、第３のミクサ８によるクロススプリアスの倍
数を２×２であり、また、第１のミクサ３による
クロススプリアスの倍数は２×２×２となつて積
算的に増加するから、ミクサを一段少なくするこ
とは、前記クロススプリアスの発生量に大きく関
係してくる。
一方、出力に対しては、パラメータ発振器１
２の周波数を直接使用できる場合は問題ないが、
他方の基準周波数Rと前記パラメータ発振器１２
の周波数とを第３のミクサ８により混合した周波
数を用いる場合は、ミクサを一段増加したことに
なる。しかし、前記出力は、受信機の後段ミク
サ又はプロダクト検波用の注入周波数であつて、
中間周波数の信号自体が狭帯域のフイルタを通過
しているので、前記注入周波数に若干の不要周波
数成分が含まれていても、特に問題とはならな
い。また、周波数が一定であるから、必要ならば
フイルタの交換も容易である。
２の周波数を直接使用できる場合は問題ないが、
他方の基準周波数Rと前記パラメータ発振器１２
の周波数とを第３のミクサ８により混合した周波
数を用いる場合は、ミクサを一段増加したことに
なる。しかし、前記出力は、受信機の後段ミク
サ又はプロダクト検波用の注入周波数であつて、
中間周波数の信号自体が狭帯域のフイルタを通過
しているので、前記注入周波数に若干の不要周波
数成分が含まれていても、特に問題とはならな
い。また、周波数が一定であるから、必要ならば
フイルタの交換も容易である。
なお、バンド設定のような大きい周波数変化
は、プログラマブル分周器４の分周比を変えて行
う、と前述したが、VCO２の発振周波数が極め
て高くなると、プログラマブル分周器４の最高動
作周波数の限界による制限を受ける。また、それ
以下であつても分周比が大きくなるにしたがい、
PLL１のループゲインが低下して、制御動作不
良となる問題があり、広帯域の用途に対しては、
分周比を数倍程度の変化範囲におさえ、かつ第１
のミクサ３の注入周波数を逓倍／分周器７により
変える方法をとつている。そのため、第２図では
複数のパラメータ発振周波数を使用し、プログラ
マブル分周器４の分周比と、パラメータ発振器１
２の発振周波数との両方の組合わせにより、広帯
域におけるPLL回路の発振状態を良好に行わせ
ることが可能となる。また、第１図のように、
VCOを一段とした場合、安定に周波数をカバー
し得ないため、複数のVCOを用いることにより
安定動作範囲を確保することは、通常行われてい
るとおりである。
は、プログラマブル分周器４の分周比を変えて行
う、と前述したが、VCO２の発振周波数が極め
て高くなると、プログラマブル分周器４の最高動
作周波数の限界による制限を受ける。また、それ
以下であつても分周比が大きくなるにしたがい、
PLL１のループゲインが低下して、制御動作不
良となる問題があり、広帯域の用途に対しては、
分周比を数倍程度の変化範囲におさえ、かつ第１
のミクサ３の注入周波数を逓倍／分周器７により
変える方法をとつている。そのため、第２図では
複数のパラメータ発振周波数を使用し、プログラ
マブル分周器４の分周比と、パラメータ発振器１
２の発振周波数との両方の組合わせにより、広帯
域におけるPLL回路の発振状態を良好に行わせ
ることが可能となる。また、第１図のように、
VCOを一段とした場合、安定に周波数をカバー
し得ないため、複数のVCOを用いることにより
安定動作範囲を確保することは、通常行われてい
るとおりである。
次に、本発明のPLL回路を広帯域受信器に適
用した周波数構成例を第３図により説明すると、
受信周波数範囲は０〜30MHzであり、かつ中間周
波数及びIFフイルタ１５の中心周波数は、前記
受信周波数範囲を避けて47MHzに選んである。し
たがつて、受信ミクサ１４への注入周波数は47〜
77MHzとなる。一方、PLL回路１の発振周波数
は、1MHzステツプで変化すると都合がよいので、
位相比較器５は1MHzの基準周波数により動作す
る。なお、プログラマブル分周器４の最高入力周
波数は、20MHz以下に設定しているが、VCO２
において、47MHz〜77MHzを一段で連続カバーす
るのは安定度に問題があるので、VCO２１
（47MHz〜62MHz）と、VCO２２（62MHz〜77M
Hz）の二段に分けて切換えている。このVCO２
１に対して、パラメータ発振器１２は47MHzを発
振し、第２のミクサ１０によりVFO１１の発振
周波数5MHz〜6MHzと混合して、41MHz〜42MHz
をBPF９１にとおして第１のミクサ３へ注入し、
更にVCO２１の47MHz〜62MHzと混合すると、
6MHz〜20MHzのプログラマブル分周器４へ入力
する周波数が得られる。なお、これを1MHzに分
周するための分周比Ｎ＝６〜20となる。
用した周波数構成例を第３図により説明すると、
受信周波数範囲は０〜30MHzであり、かつ中間周
波数及びIFフイルタ１５の中心周波数は、前記
受信周波数範囲を避けて47MHzに選んである。し
たがつて、受信ミクサ１４への注入周波数は47〜
77MHzとなる。一方、PLL回路１の発振周波数
は、1MHzステツプで変化すると都合がよいので、
位相比較器５は1MHzの基準周波数により動作す
る。なお、プログラマブル分周器４の最高入力周
波数は、20MHz以下に設定しているが、VCO２
において、47MHz〜77MHzを一段で連続カバーす
るのは安定度に問題があるので、VCO２１
（47MHz〜62MHz）と、VCO２２（62MHz〜77M
Hz）の二段に分けて切換えている。このVCO２
１に対して、パラメータ発振器１２は47MHzを発
振し、第２のミクサ１０によりVFO１１の発振
周波数5MHz〜6MHzと混合して、41MHz〜42MHz
をBPF９１にとおして第１のミクサ３へ注入し、
更にVCO２１の47MHz〜62MHzと混合すると、
6MHz〜20MHzのプログラマブル分周器４へ入力
する周波数が得られる。なお、これを1MHzに分
周するための分周比Ｎ＝６〜20となる。
上述した状態において、プログラマブル分周器
４の入力周波数は共に6MHz〜20MHzであり、か
つ分周比もＮ＝６〜20であるから、前記プログラ
マブル分周器４の設定は、VCO２１とVCO２２
とで同様のことを繰返せばよい。
４の入力周波数は共に6MHz〜20MHzであり、か
つ分周比もＮ＝６〜20であるから、前記プログラ
マブル分周器４の設定は、VCO２１とVCO２２
とで同様のことを繰返せばよい。
また、VCO２、BPF９１，９２及びパラメー
タ発振器１２は、密接な相互関係により結ばれて
いるので、切換える場合は連動して行うようにす
る。
タ発振器１２は、密接な相互関係により結ばれて
いるので、切換える場合は連動して行うようにす
る。
更に、プロダクト検波器１６の注入周波数にお
いて、パラメータ発振器１２の出力周波数が47M
Hzのときはそのまま利用し、出力周波数が62MHz
のときは第３のミクサ８により、基準周波数15M
Hzと混合して47MHzを得た後、フイルタ１３を介
し、前記プロダクト検波器１６に注入する。な
お、PLL回路１の基準周波数1MHzは、基準発振
器６の発振周波数15MHzを逓倍／分周器７によ
り、1/15に分周して得ている。
いて、パラメータ発振器１２の出力周波数が47M
Hzのときはそのまま利用し、出力周波数が62MHz
のときは第３のミクサ８により、基準周波数15M
Hzと混合して47MHzを得た後、フイルタ１３を介
し、前記プロダクト検波器１６に注入する。な
お、PLL回路１の基準周波数1MHzは、基準発振
器６の発振周波数15MHzを逓倍／分周器７によ
り、1/15に分周して得ている。
上述の第３図における周波数関係は、説明を容
易にするためにシングルコンバージヨンとした
が、もちろん、それ以上であつてもさしつかえな
い。
易にするためにシングルコンバージヨンとした
が、もちろん、それ以上であつてもさしつかえな
い。
本発明のPLL回路は、従来のものと比較した
場合に、PLL発振器のミクサ段を減ずることが
できるので、クロススプリアスの影響を軽減し得
る効果がある。
場合に、PLL発振器のミクサ段を減ずることが
できるので、クロススプリアスの影響を軽減し得
る効果がある。
第１図は従来のPLL回路のブロツク図、第２
図は本発明の一実施例を示すPLL回路のブロツ
ク図、第３図は本発明によるPLL回路の周波数
構成を説明するためのブロツク図である。 １……PLL回路、２，２１，２２……VCO、
３，８，１０，１４……ミクサ、４……プログラ
マブル分周器、５……位相比較器、６……基準発
振器、７……逓倍／分周器、９，９１，９２……
BPF、１１……VFO、１２……水晶発振器、１
３……フイルタ、１５……IFフイルタ、１６…
…プロダクト検波器。
図は本発明の一実施例を示すPLL回路のブロツ
ク図、第３図は本発明によるPLL回路の周波数
構成を説明するためのブロツク図である。 １……PLL回路、２，２１，２２……VCO、
３，８，１０，１４……ミクサ、４……プログラ
マブル分周器、５……位相比較器、６……基準発
振器、７……逓倍／分周器、９，９１，９２……
BPF、１１……VFO、１２……水晶発振器、１
３……フイルタ、１５……IFフイルタ、１６…
…プロダクト検波器。
Claims (1)
- １ PLL制御における電圧制御発振器の出力を
周波数変換して、プログラマブル分周器に供給す
る第１のミクサと、周波数調整を行う可変周波数
発振器及び固定周波数のパラメータ発振器の出力
を混合する第２のミクサと、この第２のミクサの
出力を前記第１のミクサに供給する回路を設けた
バンドパスフイルタと、前記パラメータ発振器の
出力を直接受信機の後段部ミクサ又はプロダクト
検波器に供給する手段と、前記パラメータ発振器
の出力を第３のミクサによりPLL回路の基準周
波数と混合し、かつ、この混合した周波数を前記
受信機の後段部ミクサ又はプロダクト検波器に供
給する手段からなり、前記プログラマブル分周器
の出力と前記基準周波数又はこれを分周した周波
数とを位相比較し、前記電圧制御発振器へ制御電
圧を供給する位相比較器よりなることを特徴とす
るPLL回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57161464A JPS5950617A (ja) | 1982-09-16 | 1982-09-16 | Ｐｌｌ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57161464A JPS5950617A (ja) | 1982-09-16 | 1982-09-16 | Ｐｌｌ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5950617A JPS5950617A (ja) | 1984-03-23 |
| JPH0345936B2 true JPH0345936B2 (ja) | 1991-07-12 |
Family
ID=15735594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57161464A Granted JPS5950617A (ja) | 1982-09-16 | 1982-09-16 | Ｐｌｌ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5950617A (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS584497B2 (ja) * | 1978-02-01 | 1983-01-26 | 株式会社ケンウッド | 局部発振装置 |
-
1982
- 1982-09-16 JP JP57161464A patent/JPS5950617A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5950617A (ja) | 1984-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2710528B2 (ja) | 低雑音微細周波数ステップシンセサイザ | |
| US5140284A (en) | Broad band frequency synthesizer for quick frequency retuning | |
| JPH0795071A (ja) | 広帯域、低雑音の微細なステップの同調を行う位相ロックループ周波数シンセサイザ | |
| JPS6010460B2 (ja) | 位相ロツク装置 | |
| US5831481A (en) | Phase lock loop circuit having a broad loop band and small step frequency | |
| JP2637418B2 (ja) | 高周波数シンセサイザー | |
| JPS6363137B2 (ja) | ||
| JPH0345936B2 (ja) | ||
| US6806746B1 (en) | Direct frequency synthesizer for offset loop synthesizer | |
| JPS5994076A (ja) | スペクトラムアナライザ | |
| JP3053838B2 (ja) | 映像中間周波回路 | |
| JP3248453B2 (ja) | 発振装置 | |
| JPS6359223A (ja) | 局部発振器 | |
| JPH0727701Y2 (ja) | 広帯域ｐｌｌ回路 | |
| JPS6238352Y2 (ja) | ||
| JPH0311960Y2 (ja) | ||
| JPS59191921A (ja) | チユ−ナにおける発振周波数制御回路 | |
| JPH06224957A (ja) | 無線送信器 | |
| JPS6161734B2 (ja) | ||
| JPH07260923A (ja) | レーダ装置用送信源 | |
| JPS6136427B2 (ja) | ||
| JPH0137889B2 (ja) | ||
| JPH118554A (ja) | 周波数シンセサイザ | |
| JPH01154626A (ja) | 位相同期発振回路 | |
| JPH05284023A (ja) | 周波数シンセサイザ |