JPS6363215A - チヤタリング除去装置 - Google Patents

チヤタリング除去装置

Info

Publication number
JPS6363215A
JPS6363215A JP61207257A JP20725786A JPS6363215A JP S6363215 A JPS6363215 A JP S6363215A JP 61207257 A JP61207257 A JP 61207257A JP 20725786 A JP20725786 A JP 20725786A JP S6363215 A JPS6363215 A JP S6363215A
Authority
JP
Japan
Prior art keywords
level
input signal
signal
output signal
latch circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61207257A
Other languages
English (en)
Inventor
Koichi Sugiyama
浩一 杉山
Masahiro Sasaki
雅宏 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic System Solutions Japan Co Ltd
Original Assignee
Matsushita Graphic Communication Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Graphic Communication Systems Inc filed Critical Matsushita Graphic Communication Systems Inc
Priority to JP61207257A priority Critical patent/JPS6363215A/ja
Publication of JPS6363215A publication Critical patent/JPS6363215A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 この発明は、例えばスイッチのオン/オフによって作ら
れる論理信号のチャタリングやノイズを除去して整形す
るチャタリング除去装置に関する。
従来の技術 チャタリング除去装置の1つの代表的な構成が特開昭5
9−16419号公報に開示されている。
この従来装置の構成と動作を第3図と第4図に示してい
る。
第3図において、1と2は入力信号源としてのスイッチ
とプルアップ抵抗で、スイッチ1がオフのときHレベル
、オンのときLレベルとなる入力信号すが生成され、以
下チャタリング除去装置に入力される。
入力信号すは、所定のクロック信号aの立ち下がり点に
同期して第1ラッチ回路3(D型フリップフロップ)に
ラッチされる。この第1ラッチ回路3の出力信号Cは、
同じクロック信号aの立ち上がり点に同期して第2ラッ
チ回路4(D型フリップフロップ)にラッチされる。つ
まシ、第1ラッチ回路3の出力信号Cが変化してから1
クロック分だけ遅れて第2ラッチ回路4の出力信号dが
変化する。この信号dがチャタリング除去後の出力信号
となる。
5は第1ラッチ回路3を強制的にリセットするためのリ
セット用ゲート(NOR回路)で、入力信号すと出力信
号dとが共にLレベルになったとき第1ラッチ回路3を
リセットし、その出力信号CをLレベルにする。
第4図に示すように、入力信号すが短時間だけHレベル
になっても、そのHレベル期間がクロック信号aの立ち
下がシ点と一致しなければ、第1ラツチ回路3.第2ラ
ッチ回路4には伝わらない(ノイズNl 、チャタリン
グC1参照)。入力信号すのLレベルの変化もクロック
信号aの立ち下がり点に一致しなければ後段に伝わらな
い(チャタリングC2参照)。
ノイズN2で示すように、入力信号すが短時間(1クロ
ック分以下)だけHレベルになシ、そのHレベル期間に
クロック信号aが立ち下がると、第1ラッチ回路3の出
力信号CはHレベルに変化する。しかし、次のクロック
立ち下がり点までの間に入力信号すがLレベルになると
、入力信号すと出力信号dとが共にLレベルになり、ゲ
ート5を通じて第1ラッチ回路3がリセットされる。つ
まり、ノイズN2は出力信号dに伝わらない。
発明が解決しようとする問題点 第3図に示した従来装置では次のような問題があった。
第4図中のノイズN3で示すように、入力信号すがHレ
ベルで連続している状態において、伺らかのノイズによ
ってこれが短時間だけLレベルになったとする。このL
レベル期間にクロック信号aが立ち下がると、第1ラッ
チ回路3の出力信号CがLレベルに変化する。この変化
が次のクロック立ち下がシ点で第2ラッチ回路4に伝わ
り、出力信号dもLレベルに変化する。つまり、ノイズ
N3が1クロック分の幅に拡大されて出力信号dに現れ
てしまう。
この発明は上述した従来の問題点に鑑みなされたもので
、その目的は、入力信号のHレベルノイズとLレベルノ
イズの両方を確実に除去できるようにしたチャタリング
除去装置を提供することにある。
問題点を解決するための手段 そこでこの発明では、所定のクロック信号に同期する第
1ラッチ手段と第2ラッチ手段とを直列的に接続して入
力信号を出力に伝える構成において、入力信号と第2ラ
ッチ手段の出力信号とが一方の論理状態になったとき第
1ラッチ手段をリセットするリセット用ゲートと、入力
信号と第2ラッチ手段の出力信号とが他方の論理状態に
なったとき第1ラッチ手段をセットするセット用ゲート
とを設けた。
作用 入力信号がHレベルに変化し、第1ラッチ手段の出力信
号がHレベルに変化しても、第2ラッチ手段の出力信号
がHレベルに変化する前に入力信号がLレベルに戻ると
、上記リセット用ゲートを通じて第1ラッチ手段がリセ
ットされる。
また、入力信号がLレベルに変化し、第1ラッチ手段の
出力信号がLレベルに変化しても、第2ラッチ手段の出
力信号がLレベルに変化する前に入力信号がHレベルに
戻ると、上記セント用ゲートを通じて第1ラッチ手段が
セットされる。
実施例 この発明に係るチャタリング除去装置の一実施例の構成
と動作を第1図と第2図に示している。
第1図において、入力信号源としてのスイッチ1および
プルアップ抵抗2と、クロック信号aの立ち下が9に同
期して入力信号すをラッチする第1ラッチ回路3と、ク
ロック信号aの立ち下がシに同期して第1ラッチ回路3
の出力信号Cをラッチする第2ラッチ回路4と、入力信
号すと出力信号dとが共にLレベルのとき第1ラッチ回
路3をリセットするリセット用ゲート5の部分は、第3
図の従来装置と同じ構成であシ、その作用も同じである
。
第1図の本発明の装置は、上記の構成に加えて、入力信
号すと出力信号dとが共にHレベルになったとき第1ラ
ッチ回路3をセットするセット用ゲ)6 (AND回路
)を設けたものである。
第2図の波形図において、ノイズNl、N2それにチャ
タリングCI、C2に対しては、前述したのと同じ作用
でこnらが除去される。
ノイズN3で示すように、入力信号すがHレベルからL
レベルに変化し、そのLレベル期間にりロック信号aが
立ち下がると、第1ラッチ回路3の出力信号CもLレベ
ルに変化する。しかし、次のクロック立ち下がり点まで
の間に入力信号すがHレベルに復帰すると、入力信号す
と出力信号dとが共KHレベルとなり、セット用ゲート
6を通じて第1ラッチ回路3がセットされる(信号Cが
Hvレベルなる)。従って、1クロック分以下の短い幅
のLレベルノイズが入力信号すに含まれていて、それが
クロック立ち下がり点と一致しても、そのノイズは出力
信号dには伝わらない。
発明の効果 以上詳細に説明したように、この発明にあっては、入力
信号と第2ラッチ回路の出力信号の論理に応じて第1ラ
ッチ回路をセットあるいはリセットする2系統のゲート
を設けたので、入力信号のLレベルに重畳するHレベル
ノイズと、Hレベルに重畳するLレベルノイズとの両方
を確実に除去することができる。
【図面の簡単な説明】
第1図は本発明の一実施例によるチャタリング除去装置
の構成図、第2図はその動作を示すタイミングチャート
、第3図は従来のチャタリング除去装置の構成図、第4
図は従来装置の動作を示すタイミングチャートである。 3・−・第1ラッチ回路、4・・・第2ラッチ回路、5
・・・リセット用ゲート、6・・・セット用ゲート、a
・・・クロック信号、b・・・入力信号、d・・・出力
信号。

Claims (1)

    【特許請求の範囲】
  1. 所定のクロック信号に同期して入力信号をラッチする第
    1ラッチ手段と、同じクロック信号に同期して第1ラッ
    チ手段の出力信号をラッチする第2ラッチ手段と、入力
    信号と第2ラッチ手段の出力信号とが一方の論理状態に
    なったとき第1ラッチ手段をリセットするリセット用ゲ
    ートと、入力信号と第2ラッチ手段の出力信号とが他方
    の論理状態になったとき第1ラッチ手段をセットするセ
    ット用ゲートとを備えたチャタリング除去装置。
JP61207257A 1986-09-03 1986-09-03 チヤタリング除去装置 Pending JPS6363215A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61207257A JPS6363215A (ja) 1986-09-03 1986-09-03 チヤタリング除去装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61207257A JPS6363215A (ja) 1986-09-03 1986-09-03 チヤタリング除去装置

Publications (1)

Publication Number Publication Date
JPS6363215A true JPS6363215A (ja) 1988-03-19

Family

ID=16536799

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61207257A Pending JPS6363215A (ja) 1986-09-03 1986-09-03 チヤタリング除去装置

Country Status (1)

Country Link
JP (1) JPS6363215A (ja)

Similar Documents

Publication Publication Date Title
US4583008A (en) Retriggerable edge detector for edge-actuated internally clocked parts
US5489865A (en) Circuit for filtering asynchronous metastability of cross-coupled logic gates
US5760612A (en) Inertial delay circuit for eliminating glitches on a signal line
JPS62245814A (ja) パルス回路
JPS6244727B2 (ja)
US4495630A (en) Adjustable ratio divider
JPH01268220A (ja) パルス発生回路
KR940003771Y1 (ko) 글리치 방지용 동기회로
JPH052016B2 (ja)
US5053651A (en) Deglitched digital mixer circuit
JPH0331007B2 (ja)
JPH05327435A (ja) 半導体集積回路装置
JPS5934188Y2 (ja) 信号入力回路
KR940000643Y1 (ko) 플립플롭 회로를 이용한 동기펄스 발생회로
JPS6141220A (ja) デイジタル信号遅延回路
JPH0227847B2 (ja)
JPH0481118A (ja) 入力回路
JPS63254827A (ja) デコ−ド回路
JPH01212018A (ja) パルスノイズ除去回路
JPH04237209A (ja) 単安定マルチバイブレータ回路
KR20040001093A (ko) 펄스형 노이즈 제거용 디지털 회로
JPH06268492A (ja) クロック切り換え回路
JPH04261212A (ja) ノイズ除去回路
JPS6359017A (ja) パルス発生回路
JPS59207724A (ja) 入力回路