JPS6363222A - 論理回路網 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明は慨して言えば論理回路網、より詳細に言えば、
回路の切換えの遅延を小さくしながら、１個以上の論理
レベルを独立して制御する回路及び方法に間する。

Ｂ、従来の技術 回路の入力信号に応答して１以上の所定の論理レベルを
発生するための論理回路は公知である。

１個以上のそのような論理回路を使った論理回路網に対
して、複数個の論理回路間でコミニュケーションするこ
とを可能とするために、各回路により発生される所定の
論理レベルを標堆化することは不可避の要件である。そ
のようなレベル制御をしなければ、例えば１個の論理回
路中の上昇レベルは隣りの論理回路によって降下レベル
として読み増られることがありうる。然しながら、論理
レベルは、チップに印加される電源電圧の変動により、
チップ相互間の例えば抵抗値の相異などにより、そして
回路網中のチップの位置の相異に起因する温度の相異に
より、論理チップ毎に違う傾向がある。

上述のような論理レベルの変動に特に敏感な１つの標準
的な論理回路は、エミッタ結合ロジック（ｃｍｉｔｔｅ
ｄ　ｃｏｕｐｌｅｄ　ｌｏｇｉｃ）としても知られてい
る電流スイッチ・エミッタフォロワ（Ｃ５ＥＦ）論理回
路である。Ｃ３ＥＦ回路の代表例は米国特許第４５７５
６４７号の第１図に開示されている。このＣ３ＥＦ回路
は基準トランジスタを有する差動増幅器構成に接続され
た一組の入力トランジスタを含んでいる。これらのトラ
ンジスタのエミッタは共通の電流源に接続されている。

入力トランジスタのコレクタは第１の抵抗を介して電源
ＶＣＣに接続され、他方、基準トランジスタのコレクタ
は第２の抵抗を介して電源■ＣＣに接続されている。

第１のエミッタフォロワ回路は第１の論理レベルを与え
るために、入力トランジスタのコレクタへ接続され、他
方第２のエミッタフォロワ回路は相補論理出力を与える
ために基準トランジスタのコレクタへ接続されている。

動作について説明すると、入力トランジスタのベースへ
印加された少くとも１個の入力信号が「上昇」レベルで
あるとき、それと対応するトランジスタはオンに転じ、
従って、共通の電流源を通って流れる電流の大部分はそ
の入力トランジスタとその第１の抵抗を通して流される
。この電流は人力トランジスタのコレクタの電圧を降下
させ、この電圧レベルは論理ＮＯＲ出力を与えるため第
１のエミッタフォロワ回路によってシフトされる。

基準トランジスタは人力トランジスタの電流によってオ
フに転じるので、接続されている第２の抵抗を通る電圧
降下は生じない、従って、基準トランジスタのコレクタ
の電圧は「上昇」レベルにある。この上昇レベルは第２
のエミッタフォロワ回路によってシフトされ、論理ＯＲ
出力を与える。

米国特許第４５７５６４７号は共通の電流源を通る電流
を制御するため特別に設計された回路を使っており、抵
抗を流れる電流による電圧降下を制御し、その結果「降
下」論理レベルを制御する。

入力トランジスタのコレクタと、基準トランジスタのコ
レクタとの間に接続された一対の交差結合されたショッ
トキ・ダイオードは、降下電圧レベル以上の１個のショ
ットキ・ダイオードの電圧降下にほぼ等しい電圧降下と
、１つの抵抗の電圧降下との和の値の「上昇」レベルに
セットする。

「上昇」レベルにセットするために、交差結合されたこ
れらのショットキ・ダイオードを使うことは、幾つかの
欠点を持っている。第１に、ショットキ・ダイオードの
多くの製造プロセスは正確で反復性あるショットキ障壁
を生産することが出来ないので、チップ毎に「上昇」レ
ベルが変化することがある。より重要なことは、ショッ
トキ障壁ダイオードは固有の容量−ｔ−有することであ
って、この容量はトランジスタのスイッチ回路のコレク
タの間の重要なスイッチ領域に結合するので、可成りの
大きさで切換遅延を増加させることである。

加えて、「上昇」レベルと「降下」レベルとの間で切換
える最小電圧はショットキ・ダイオードの順方向の最小
電圧降下の値よりも小さくすることが出来ない、この制
限はまた、「上昇」レベルと「降下」レベルとの間で遷
移するより大きな電圧が、より長いスイッチ時間を必要
とするので、切換遅延に悪影響を与える。

Ｃ１発明が解決しようとする問題点 本発明は論理レベルを制御する際に生じる上述の問題を
解決するものである。

本発明により得られる利益は、論理回路における論理電
圧レベルを正確に且つ独立して制御することに加えて、
高速度の切換えを達成することが出来ることにある。本
発明の１実施例において、「上昇」レベルは温度変化及
び電源電圧変動を補償し、他方、独立した「上昇」レベ
ルの調節を使って、「上昇」レベルと「降下」レベルの
間で遷移する電圧の大きさを制御する。

Ｄ０問題点を解決するための手段 要約して言うと、本発明は、少くとも１個の入力信号に
応答して、第１論理レベルと、これと異なった調節しつ
る第２論理レベルとの両方を発生するための論理回路網
であって、以下の要件を備えている。即ち、本発明は、
出力電流ノードと、相補出力電流ノードと、少くとも１
個の入力ラインとを有する論理回路であって、出力電流
ノードを通って引き出される電流の大きさに依存して、
出力電流ノードに出力電圧レベルを発生し、且つ相補出
力電流ノードを通って引き出される電流の大きさに依存
して、相補出力電流ノードに相補出力電圧レベルを発生
することと、基準電圧レベルＶＲＩに接続された手段と
、予め決められた一定電圧値に基準電圧レベルＶＲＩを
加えた電圧値に最も近い電圧レベルを持っている出力電
流ノードか、または相補出力電流ノードの何れかから成
る電流の量を引き出すための手段と、この電流引き出し
手段によって引き出された電流の量は、予め決められた
一定電圧値に基準電圧レベルＶＲＩを加えた電圧値に最
も近い電圧レベルに近づけるために充分な大きさである
こととで構成される。

本発明の良好な実施例において、電流引き出し手段は、
基準電圧レベルＶＲＩに接続された基準側を有し、且つ
出力電流ノードに接続された第１差動増幅器回路と、基
２Ｉ！電圧レベルＶＲＩに接続された基準側を有し、且
つ相補出力電流ノードに接続された第２差動増幅器回路
とで構成されている。

更に、本発明の実施例において、この電流引き出し手段
は、出力電流ノードの出力電圧レベルをシフトするため
の第１電圧レベル・シフト回路と、この第１電圧レベル
・シフト回路において、第１差動増幅器回路が出力電流
ノードから電流を引き出すための入力側を含んでいるこ
とと、相補出力電流ノードの相補出力電圧レベルをシフ
トするための第２電圧レベル・シフト回路と、この第２
電圧レベル・シフト回路において、第２差動増幅器回路
は相補出力電流ノードから電流を引き出すための入力端
を含んでいることとを含んでいる。

本発明の実施例において、第１差動増幅器回路は第１の
トランジスタと、この第１のトランジスタと差動的に接
続された基準トランジスタとを含んでおり、この第１の
トランジスタの制御入力端子は、第１電圧レベル・シフ
ト回路のシフトされた電圧レベル出力端子に接続されて
おり、そして、第１のトランジスタの一端は出力電流ノ
ードに接続され、且つその他端は共通電流源に接続され
ており、また、基準トランジスタの制御入力端子は基準
電圧レベルＶＲＩに接続され、且つその一端は共通電流
源に接続されている。第２差動増幅器は第１のトランジ
スタと、この第１のトランジスタと差動的に接続された
基準トランジスタとを含んでおり、この第１のトランジ
スタの制御入力端子は、第２電圧レベル・シフト回路の
シフトされた電圧レベル出力端子に接続されており、そ
して、第１のトランジスタの一端は相補出力電流ノード
に接続され、且つその他端は共通電流源に接続されてお
り、また、基準トランジスタの制御入力端子は基準電圧
レベルＶＲＩに接続され、且つその一端は共通電流源に
接続される。

本発明の実施例において、基準電圧レベルＶＲＩは、基
準電圧レベルＶＲＩが論理回路自身の基準電圧レベルＶ
ＲＯとは一定の電圧値だけ異なるように発生されている
。

更に、本発明は少くとも１個の入力信号に応答して、第
１の論理レベルと、相補的な第２の論理レベルの両方を
発生する方法を含んでおり、以下のステップで構成され
る。即ち、本発明の方法は、出力電流ノードにおしｆて
、出力電流ノードを通る′１ａ流から引き出される電流
の量に依存する出力電圧レベルを発生することと、相補
出力電流ノードにおいて、相補出力電流ノードを通る電
流から引き出される電流の量に依存する出力電圧レベル
を発生することと、引き出された電流の量は予め決めら
れた一定の電圧値と基準電圧レベル値とを加えた電圧値
に最も近い値の電圧に近づけるに充分な大きさであるこ
ととを含んでいる。

Ｅ、実施例 本発明は入力信号に応答して論理電圧レベルを発生する
ための論理回路網に間し、これらの論理電圧レベルの少
くとも１つを独立して調節する回路を含んでいる。

本発明は、出力電流ノードと、相補出力電流ノードと、
少くとも１個の人力ラインとを有する論理回路であって
、出力電流ノードを通って引き出される電流の大きさに
依存して、出力電流ノードに出力電圧レベルを発生し、
且つ相補出力電流ノードを通って引き出される電流の大
きさに依存して、相補出力電流ノードに相補出力電圧レ
ベルを発生する論理回路を使うよう意図するものである
。本発明の上述の回路は幾多の実施の形態がある０本発
明はこれらの実施の形態により制限されるものではない
。

本発明の特徴及び動作を説明するために、本発明の論理
回路構成の一実施例が第１図に示されている。然しなが
ら、本発明はこの実施例のみに限定されるものではない
。

第１図を参照すると、出力電流ノード１０、相補出力電
流ノード１２、第１人カライン１４及び第２人カライン
１６を含む標準的な電流スイッチ・エミッタフォロワ回
路が示されている。上述のノードを付勢するため第１図
の実施例は、電圧源２０と、出力電流ノード１０に接続
されている第１端部、人力ライン１４に接続されている
制御入力端子及び第２端部な有する第１人力トランジス
タ２２と、出力電流ノード１０へ接続されている第１端
部、第２人カラインに接続された制御入力端子及び第２
端部を有する第２人力トランジスタ２４とを含んでいる
。第１抵抗２６の一端は抵抗２５を介して電圧源に接続
され、その他端は第１人力トランジスタ２２及び第２人
力トランジスタの第１端部に接続されている。基準トラ
ンジスタ２８は相補出力電流ノードへ接続された第１端
部と、基準電圧源ＶＲＯに接続された制御入力端子と、
第２端部とを有している。第２抵抗３０の一端は抵抗２
５を介して電圧源２０へ接続され、その他端は基準トラ
ンジスタ２８の第１端部に接続されている。論理回路電
流ぶ３２は第１及び第２人力トランジスタ２２及び２４
の第２端部と、基準トランジスタ２８の第２端部とに接
続されている。第１図に示した実施例において、この論
理回路電流源３２は、電流源トランジスタ３４を含み、
電流源トランジスタ３４は、人力トランジスタ１４及び
１６と基準トランジスタ２８との第２端部に接続された
第１端部と、電流源の基準電圧源■Ｃ３へ接続された制
御入力端子と、抵抗３６を介して第２電圧源ＶＥＥへ接
続された第２端部を有している。

第１図の構成を見ると、入力トランジスタ２２及び２４
は基爆トランジスタ２８を有する差動増幅器構成に接続
されていることが分る。

この実施例において、この論理回路は、出力電流ノード
１０の位置で出力電圧レベルをシフトするための第１電
圧レベル・シフト回路４０と、相補出力電流ノード１２
の位置で相補出力電圧レベルをシフトするための第２電
圧レベル・シフト回路４６とを含んでいる。

第１図に示された回路において、上述したトランジスタ
はＮＰＮトランジスタが用いられている。

従って、入力信号が入力トランジスタ２２及び２４のベ
ースに印加される。入力トランジスタ２２及び２４のコ
レクタは抵抗２６へ接続され、他方、それらのトランジ
スタのエミッタは共通電流源トランジスタ３４のコレク
タへ接続される。同様に、」↓準トランジスタ２８のコ
レクタは抵抗３０に接続され、一方そのエミッタは共通
電流源トランジスタ３４のコレクタへ接続されている。

基準トランジスタ２８のベースは、接地電位である通常
の論理レベル基準電圧に接続されている。基準電位ＶＲ
Ｏを接地電位にすることは、信号ラインに対して電力を
小さくし、電流印加時間を短くすることが出来るという
ことには注意を向ける必要がある。

更にまた、接地電位を用いた場合、高品位の正電圧源の
必要はなく、あるいはすべてのチップを同じ温度で動作
させる必要もない。この実施例における第１電圧レベル
・シフト回路４０はＮＰＮトランジスタ４２が使われて
おり、このトランジスタのベースは出力電流ノード１０
へ接続され、そのコレクタは電圧源２０へ接続され、そ
してそのエミッタは抵抗４４を介して電圧源ＶＴへ接続
されている。同様に、第２電圧レベル・シフト回路４６
はＮＰＮトランジスタ４８が用いられ、そのベースは出
力電流ノード１０へ接続され、そのコレク夕は電圧源２
０へ接続され、そしてそのエミッタは抵抗５０を介して
電圧源ＶＴへ接続されている。

この回路は電圧レベル・シフト回路についての標準的な
エミッタフォロワ構成である。トランジスタ４２のエミ
ッタはＮＯＲ出力端子４５へ接続され、他方、トランジ
スタ４８のエミッタはＯＲ出力端子５２へ接続されてい
る。

動作について説明すると、入力端子１４及び１６へ印加
された少くとも１個の入力信号が上昇状態にあると、対
応するトランジスタ１４又は１６はオンに転じるので、
これにより、定電流源トランジスタ３４を流れる大部分
の電流を、関連する人力トランジスタ２２又は２４と抵
抗２６とを介して電圧源２０へ流れさせる。抵抗２５及
び２６を通って流れるこの電流は出力電流ノード１０に
電圧降下を生ずる。出力電流ノード１０の結果の電圧は
「降下」レベルの電圧である。エミッタフォロワ回路４
０のトランジスタ４２は、そのベース／エミッタの電圧
降下ＶＢＥによって出力電流ノード１０のこの電圧レベ
ルを低位レベルヘシフトする。従って、出力ライン４５
の出力は論理的ＮＯＲ機能を表わす降下信号にシフトさ
れた電圧レベルである。トランジスタ２２．２４及び２
８の差動回路動作のために、電流源トランジスタ３４か
らの電流大部分が入力トランジスタヘシフトしたとき、
基準トランジスタ２８はオフに転じる。その結果、抵抗
３０を通る電流はなく、そして相補出力電流ノード１２
の電圧レベルは「上昇」レベルにある。この「上昇」電
圧レベルは、エミッタフォロワ回路トランジスタ４８の
ベースへ印加され、このトランジスタ４８はトランジス
タ４８のベース／エミッタの電圧降下ＶＢＥによってこ
の電圧レベルを降下するよう動作する。その結果、出力
端子５２の信号は論理的ＯＲ機能を表わす「上昇」信号
にシフトされた電圧である。若し入力端子１４及び１６
の入力信号の両方が低位で、入力トランジスタ２２及び
２４が導電しないならば、上述の動作は逆である。その
場合、基準トランジスタ２８は導通するので、相補出力
ノード１２の電圧レベルは「降下」レベルであり、他方
、電流が流れていない出力電流ノード１０の電圧レベル
は「上昇」レベルである。

トランジスタ３４のベースに印加される共通電流源基準
電圧■Ｃ３を制御することによって、「降下」レベルは
制御可能であることが理解出来る。

共通電流源トランジスタ３４を通って流れる電流の調整
は、抵抗２６か又は抵抗３０の何れかを通る電流の大き
さ、従って電流ノード１０又は電流ノード１２の何れか
のノードに流れる電流による電圧降下の大きさを調節す
るので、この「降下」レベルの制御が生じる。

本発明の回路は、上述の論理回路と、基準電圧レベルＶ
ＲＩに接続された特別に設計された回路との組合せ回路
で構成されている。この特別に設計された回路は、予め
決められた一定電圧値に基準電圧レベル値ＶＲＩを加え
た電圧値に最壱近い電圧レベルを持っている出力電流ノ
ード１０か、または相補出力電流ノード１２の何れかか
ら成る電流の全を引き出す。この特別に設計された回路
により引き出された電流の量は、上述の予め決められた
、一定電圧値に基準電圧レベル値ＶＲＩを加えた電圧値
に最も近似した電圧レベル■に近づけさせる。この電流
取り出し手段の一実施例において、第１差動増幅器回路
は出力電流ノード１０に接続され且つ基準電圧レベルＶ
ＲＩに接続された基準側を持っている。同様に、第２差
動増幅器回路は相補出力電流ノード１２に接続され、且
つ基準電圧レベルＶＲＩへ接続された基準側を持ってい
る。第１図に示された実施例において、この第１差動増
輻器回路は第１トランジスタ６０を含み、第１トランジ
スタ６０は第１電圧レベル・シフト回路４０のシフトさ
れた電圧レベル出力４５へ接続された制御入力端子と、
出力電流ノードへ接続された第１９２部とを有している
。更に、この第１差動増幅器は基準トランジスタ６２を
含み、この基準トランジスタは基準電圧ＶＲＩに接続さ
れた制御入力端子と、電圧源へ接続された第１端部と、
共通電流源７０へ接続された第２端部とを有している。

同様に、第２差動増幅器は第１トランジスタ６４を含ｂ
１この第１トランジスタはＯＲ出力端子５２へ接続され
た制御入力端子と、相補出力電流ノード１２へ接続され
た第１端部と、共通電流源７゜へ接続された第２端部と
を有している。更に、第２差動増幅器は基準トランジス
タを含み、この基準トランジスタは基準電圧ＶＲＩに接
続された制御入力端子と、電圧源へ接続された第１端部
と、共通電流源７０へ接続された第２端部とを有してい
る。

第１図に示した良好な実施例において、トランジスタ６
０．６２及び６４はＮＰＮトランジスタが用いられてい
る。従って、トランジスタ６０のベースはＮＯＩ’を出
力端子４５へ接続されており、一方、そのコレクタは出
力電流ノード１０へ接続され、そしてそのエミッタは共
通電流源７０へ接続されている。同様に、トランジスタ
６４はＯＲ出力端子５２へ接続されているベースを有し
、一方、そのコレクタは相補出力電流ノード１２へ接続
され、そしてそのエミッタは一定電流源７０へ接続され
ている。最後に、トランジスタ６２は電圧レベルＶＲＩ
に接続されているベースと、共通電流源７０に接続され
ているエミッタと、適当な電圧源へ接続されているコレ
クタとを持っている。

この回路の動作を以下に説明する。差動増幅器基準トラ
ンジスタ６２の電圧ＶＲＩをセット即ち調節することに
よって上昇電圧が設定される。「上昇」レベルにある出
力端子に接続された差動増幅器は、基準電圧レベルＶＲ
Ｉと同じ電圧を持つその出力レベルへ強制するよう動作
する。例えば、ＯＲ出力端子５２が「上昇」レベルにあ
ると仮定する。差動増幅器６４のベースはこの出力端子
５２に接続されているので、トランジスタ６４は導電し
、且つ基準トランジスタ６２と差動増幅器を構成する。

このトランジスタ６４は基準トランジスタ６２のベース
で設定された所定の「上昇」レベルに等しいＯＲ出力端
子５２を作るために、抵抗２５及び３０を介して充分大
きな電流を引き出す。

例えば、ＯＲ出力端子５２が基準電圧レベルＶＲＩに比
べて高すぎる電圧を持っていると仮定する。

この場合、トランジスタ６４のベースの電圧は基準トラ
ンジスタ６２のベース電圧よりも大きいので、トランジ
スタ６４は抵抗２５及び３０を介して定電流源７０から
、より大きな電流を引き出す。

抵抗２５及び３０を通って流れるこの増加した電流は相
補出力電流ノード１２の電圧降下を大きくさせる。相補
出力電流ノード１２のこのより低い電圧レベルはエミッ
タフォロワ・トランジスタ４８のＶＢＨの電圧降下によ
って電圧がシフト・ダウンされ、そして、ＯＲの「上昇
」レベルであるとしてトランジスタ６４のベースに印加
される。トランジスタ６４のこの低いベース電圧はこの
トランジスタを流れる電流の量を減少する。エミッタフ
ォロワ回路４６とトランジスタ６４との間のこのフィー
ドバック動作は、ＯＲ出力端子５２の電圧レベルが基準
トランジスタ６２のＶＲＩ電圧レベルに等しくなるまで
続く。

同様に、若しＯＲ出力端子５２の「上昇」レベルが基準
電圧ＶＲＩに比べて低すぎたとすれば、定電流源７０か
ら、基準トランジスタ６２を通して、より大きな電流が
引き出され、そして、抵抗２５及び３０と、トランジス
タ６４から引き出される電流はより少ない。抵抗２５及
び３０から引き出される電流のこの減少は、相補出力電
流ノード１２の電圧レベルを上昇させ、これは転じて、
ＯＲ出力端子５２の「上昇」レベルをも上昇させる。

従って、トランジスタ６２及びトランジスタ６４を含む
この差動増幅器は負のフィードバック・モードで動作す
ることが理解出来た。ＯＲ出力端子５２が「上昇」レベ
ルにあるとき、Ｎ　ＯＲ端子４５は「降下」レベルにあ
ることは注意を払う必要がある。従って、トランジスタ
６０は導通していない。

ＮＯＲ出力端子４５が「上昇」レベルである場合トラン
ジスタ６０及び抵抗６２と、定ＴＬ流源７０との組合せ
で構成される第１の差動増幅器が動作を開始する。この
第１の差動増幅器は負のフィードバック・モードの機能
の場合と同じように作動して、出力端子４５の「上昇」
電圧レベルが基準トランジスタ６２の基準電圧レベルＶ
ＲＩに等しくなるまで、抵抗２５及び２６と、トランジ
スタ６０を通して引き出される電流の全を増加するか、
又は減少することによって、出力電流ノード１０の電圧
を制御する。この第１の差動増幅器が一動作している間
、第２の差動増幅器の第１のトランジスタ６４はＯＲ出
力端子５２の「降下」電圧レベルによってオフに保たれ
ている。

第２図を参照すると、差動増幅器の基準トランジスタ６
２に印加される基準電圧ＶＲＩを発生するのに使われる
回路が示されている。この回路は、基準トランジスタ２
８に印加される論理回路基準電圧レベルＶＲＯより高い
所定の値である基準電圧値ＶＲＩを発生する。既に述べ
た利点のため、この基準電圧ＶＲＯは接地電位に設定す
ることが出来、ｎつチップの外部から供給することが出
来る。第２図の回路において、Ｎ　Ｐ　Ｎ　トランジス
タ８０の配列は、そのエミッタが論理回路の基準電圧Ｖ
ＲＯへ接続され、そのコレクタは差動増幅器の基準電圧
端子ＶＲＩへ接続されている。電圧源２０は、抵抗８０
を介してトランジスタ８０のベース端子に接続されてお
り、且つショットキ障壁ダイオード８４を介してトラン
ジスタ８０のコレクタにも接続されている。従って、差
動増幅器の基準電圧ＶＲＩは、トランジスタ８０のベー
ス／エミッタ間の電圧降下ＶＢＥからショットキ・ダイ
オードの電圧降下を差し引いた値、即ちＶＢＥ−ＶＳＢ
Ｄだけ、論理回路の基準電圧ＶＲＯとは相異している。

トランジスタ８０の電圧降下ＶＢＥと、ショットキ・ダ
イオード８４の電圧降下Ｖ　ＳＢＤとは極めて近似した
熱係数を持つように、ショットキ・ダイオード８４及び
トランジスタ８０とを選ぶことが出来るので、ＶＢＥ−
ＶＳＢＤは非常に安定しており、ショットキ・ダイオー
ド自身、又はトランジスタ自身のよりも低い熱係数を持
っている。電圧ＶＲＩはショットキ・ダイオード８４及
びトランジスタ８０の接合の大きさを調節することによ
って簡単に調節することが出来る。

差動増幅器トランジスタ６０．６２及び６４を流れる電
流が電流スイッチ（トランジスタ２２．２４及び２８）
を流れる電流に比べて小さいときのリンギング（ｒｉｎ
ｇｉｎｇ）は問題を生じないことが、シュミレーション
を通じて見出されている。この回路中で若しリンギング
が発生したとすれば、各差動増幅器６０．６２及び６４
のエミッタと定電流源７０との間に抵抗を付加すること
によって簡単に取り除くことが出来る。これらの付加さ
れた抵抗は差動増幅器の利得を低下することになり、リ
ンギング問題を無くす。

従って、予め決められた一定電圧値に基準電圧レベル値
ＶＲＩを加えた値に最も近似した電圧レベルＶ、即ち「
上昇」レベルを有する出力電流ノード１０、又は相補出
力電流ノード１２の何れかから、適当な差動増幅器回路
が、電流を引き出すことを理解することが出来た。典型
例としての電流ノードの「上昇」レベル値は、エミッタ
フォロワ・トランジスタ４２又は４８の電圧降下ＶＢＥ
に基準電圧レベル値ＶＲＩを加えた値に等しい、従って
、予め決められた一定値はトランジスタ４２又は４８の
ＶＢＥに等しい。

本発明の回路によって、電圧源ＶＣＣ２０は「上昇」論
理レベル及び「降下」論理レベルの両方を制御すること
が可能なので、電圧源ＶＣＣの厳密な制御はもはや不必
要となったことは注意を向ける必要がある。オン・チッ
プのＶＣＣ電源電圧調整が非常に困難な高電力を要する
回路において、この特徴は特に有利である。

本発明の回路は、ショットキ・ダイオードによる標準的
な「上昇」レベル制御によって得ることの出来るスイッ
チ速度よりも一層高速度の切換え速度を与える。その理
由は、固有の容量を持つショットキ・ダイオードを入力
トランジスタ２２及び２４と、基準トランジスタ２８と
のコレクタのスイッチ回路から取り去ったことにある。

本発明の回路によって、切換遅延が約り０％少なくなっ
たことがシュミレーションの結果分っている。更に、本
発明の回路は「上昇」レベルを独立して制御することが
出来る。「上昇」レベル及び「降下」レベル間の遷移電
圧は、ショットキ・ダイオードの順方向の電圧降下によ
って制限されず、またその降下電圧値よりも小さい。従
って、上昇レベル及び降下レベル間の、より小さな遷移
を使うことが出来、その結果、切換遅延は一帰小さくな
る。

本発明の回路は、温度変化によって生じるＶＢＥの変化
に応答して「上昇」レベルを調節するのに特に適してい
ることは注意を向ける必要がある。加えて、本発明の回
路は論理段を増加することによって生ずる「上昇」レベ
ルの変化を補償する。特に、論理回路の出力から取り出
される電流は論理段の増加に応じて増加するので、「上
昇」レベルを低下させる傾向があることが知られている
０本発明は、論理段の増加によって生ずる「上昇」レベ
ルのこの変化を補償する。

本発明の回路は、論理チップの基準電圧ＶＲＯがチップ
外から供給される論理チップに特に好適である０本発明
は高性能で超大型の集積回路の論理回路用として使われ
ることを指向している０本発明の回路は、良く制御され
た小さな信号電圧遷移と、高速度の切換え速度及び信号
伝送路の容量に対して低い遅延感度で、このような大型
の集積回路チップを動作させることが出来る。

以上、論理回路の「上昇」レベルを調節し、制御するた
めの本発明の詳細な説明してきたけれども、「上昇」レ
ベルを決めるためには、幾つかの方法がある０例えば、
本発明を実施するためにＰＮＰトランジスタを使用する
場合、「上昇」レベルは「降下」レベルに対してより低
い負のレベルである。

Ｆ０発明の効果 本発明は、論理回路の論理電圧レベルを正確に且つ独立
して制御することに加えて、高速度の切換えを行う効果
を有する。

【図面の簡単な説明】

第１図は本発明の詳細な説明するための図式的な回路図
、第２図は第１図の回路のための基準電圧ＶＲＩを発生
するのに用いられる回路の一例を示す図である。 １０・・・・出力電流ノード、１２・・・・相補出力電
流ノード、１４・・・・第１人カライン、１６・・・・
第２人カライン、２２・・・・第１人力トランジスタ、
２４・・・・第２人力トランジスタ、２８・・・・基準
電圧トランジスタ、３２・・・・論理回路電流源、３４
・・・・共通電圧源トランジスタ、４０・・・・第１電
圧レベル・シフト回路、４５・・・・ＮＯＲ出力端子、
４６・・・・第２電圧レベル・シフト回路、５２・・・
・ＯＲ出力端子、ＶＲＯ・・・・基準電圧源、ＶＲＩ・
・・・基準電圧レベル。 出　願　人　　インターナショナル・ビジネス・マシー
ンズ・コーポレーション 代　理　人　　弁理士　　山　　本　　仁　　朗（外１
名） −ｍｌ’圧発生回路 第２図

Claims (1)

1. 【特許請求の範囲】 （ａ）出力電流ノードと、相補出力電流ノードと、少く
   とも１つの入力線をもち、上記出力電流ノードに、上記
   出力電流ノードを通じて引き出される電流の量に依存す
   る出力電圧レベルを発生するとともに、上記相補出力電
   流ノードに、上記相補出力電流ノードを通じて引き出さ
   れる電流の量に依存する相補出力電圧レベルを発生する
   ための論理回路と、 （ｂ）電圧基準レベルＶＲ１に接続され、上記出力電流
   ノードまたは上記相補電流ノードのうち、上記電圧基準
   レベルＶＲ１に予定の値を加えたレベルに最も近い電圧
   レベルＶをもつ方のノードから予定の量の電流を引き出
   すための手段とを具備し、（ｃ）上記電流を引き出すた
   めの手段によつて引き出される電流の量は、上記最も近
   い電圧レベルＶを、上記電圧基準レベルＶＲ１に予定の
   値を加えたレベルに近づけるに十分である、 少くとも１つの入力信号に応答して、第１の論理レベル
   及びそれとは異なる調節可能な第２の論理レベルを発生
   するための論理回路網。