JPS6364140A - 中央処理装置 - Google Patents
中央処理装置Info
- Publication number
- JPS6364140A JPS6364140A JP20677286A JP20677286A JPS6364140A JP S6364140 A JPS6364140 A JP S6364140A JP 20677286 A JP20677286 A JP 20677286A JP 20677286 A JP20677286 A JP 20677286A JP S6364140 A JPS6364140 A JP S6364140A
- Authority
- JP
- Japan
- Prior art keywords
- address
- register
- registers
- memory
- outputs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Image Input (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、画像処理に通したコンピューターの中央処理
装置に関するものである。
装置に関するものである。
従来、この種の装置は、１次元のアドレス（番地）でメ
モリ（記憶装置）をアクセス（照合）するように構成さ
れていたので、画像メモリなどをアクセスして、画像信
号の処理を行う際、アドレスを指定してデータを読み出
し、計算する処理などが複雑になることが多かった。
モリ（記憶装置）をアクセス（照合）するように構成さ
れていたので、画像メモリなどをアクセスして、画像信
号の処理を行う際、アドレスを指定してデータを読み出
し、計算する処理などが複雑になることが多かった。
なぜなら、画像信号におけるビットマツプ（画素分布図
）が右から左、そして上から下というように２次元的に
並んでいるからである。
）が右から左、そして上から下というように２次元的に
並んでいるからである。
このようなとき上から下ヘシーケンシャル（順次）にビ
ットマツプ上をアクセスする場合などは、１次元のアド
レスに構成されていると、とびとびのアドレスをアクセ
スす、ることになり、アドレス計算に時間がかかること
が多かった。
ットマツプ上をアクセスする場合などは、１次元のアド
レスに構成されていると、とびとびのアドレスをアクセ
スす、ることになり、アドレス計算に時間がかかること
が多かった。
（発明が解決しようとする問題点）
そこで、本発明の目的は、画像信号の処理において、ア
ドレス計算が、迅速に行えるコンピュータの中央処理装
置を提供することにある。
ドレス計算が、迅速に行えるコンピュータの中央処理装
置を提供することにある。
（問題点を解決するための手段）
このような目的を達成させるために、本発明では、２次
元のアドレスでメモリをアクセスするようにする。
元のアドレスでメモリをアクセスするようにする。
すなわち、独立して操作できる２つのレジスタを有し、
当該２つのレジスタから、それぞれ２つのアドレスバス
に出力を取り出すようにしたことを特徴とする。
当該２つのレジスタから、それぞれ２つのアドレスバス
に出力を取り出すようにしたことを特徴とする。
（作用）
本発明よれば、アドレスが右から左、上から下というよ
うに配列されて、メモリをアクセスするのにアドレスを
２次元的にとらえることができる。
うに配列されて、メモリをアクセスするのにアドレスを
２次元的にとらえることができる。
〔実施例］
以下、図面を参照して本発明の実施例を詳細かつ具体的
に説明する。
に説明する。
第１図は本発明による一実施例の構成を示すブロック図
である。
である。
１はＸアドレスを出力するＸレジスタ、２はＹアドレス
を出力するＸレジスタ、３はプロセッサ本体（ＣＰＵ）
である。
を出力するＸレジスタ、３はプロセッサ本体（ＣＰＵ）
である。
４はＸアドレスバスであり、ＣＰｌ］３からＸアドレス
を出力する。５はＸアドレスバスであり、ＣＰＵ３から
Ｙアドレスを出力する。
を出力する。５はＸアドレスバスであり、ＣＰＵ３から
Ｙアドレスを出力する。
６はデータバスであり、データを人・出力する。７はメ
モリである。
モリである。
図において、ＣＰｕ３にＸレジスタ１およびＸレジスタ
２がそれぞれ個別に設けられている。Ｘレジスタ１およ
びＸレジスタ２の内容（データ）を、それぞれＸアドレ
スバス４およびＸアドレスバス５に、Ｘアドレス、Ｙア
ドレスとしてそれぞれ別個にデータを出力し、メモリ７
に対しリード（読み出し）・ライト（書き込み）を行う
。
２がそれぞれ個別に設けられている。Ｘレジスタ１およ
びＸレジスタ２の内容（データ）を、それぞれＸアドレ
スバス４およびＸアドレスバス５に、Ｘアドレス、Ｙア
ドレスとしてそれぞれ別個にデータを出力し、メモリ７
に対しリード（読み出し）・ライト（書き込み）を行う
。
本実施例では、２つのレジスタの呼称を、説明上、Ｘレ
ジスタおよびＸレジスタとしたが、Ｘ。
ジスタおよびＸレジスタとしたが、Ｘ。
Ｙの代わりにＡ、Ｂを使フてＡレジスタおよびＢレジス
タとして、２次元的に扱えるようなものであればよい。
タとして、２次元的に扱えるようなものであればよい。
つまり２つのアドレスバスに出力する２つのレジスタが
別個に独立していればよい。
別個に独立していればよい。
また、このようなシステムを持つ演算処理装置として、
本実施例では、プロセッサ本体（ｃｐｔ＋）を用いて説
明したが、これがワンチップマイクロコンピュータでも
、画像処理などの専用プロセッサであってもよい。
本実施例では、プロセッサ本体（ｃｐｔ＋）を用いて説
明したが、これがワンチップマイクロコンピュータでも
、画像処理などの専用プロセッサであってもよい。
（発明の効果）
以上から明らかなように、本発明によれば、２次元のア
ドレスを呼び出すのにＸレジスタおよびＸレジスタそれ
ぞれ個別に持つことにより、右から左、上から下という
ようにメモリアクセスを直感的にとらえることができる
。このためソフトウェアを作成するうえで負担が非常に
軽減される。したがって、その結果としてプロセッサの
処理時間の短縮など処理能力を増すことになるという効
果がある。
ドレスを呼び出すのにＸレジスタおよびＸレジスタそれ
ぞれ個別に持つことにより、右から左、上から下という
ようにメモリアクセスを直感的にとらえることができる
。このためソフトウェアを作成するうえで負担が非常に
軽減される。したがって、その結果としてプロセッサの
処理時間の短縮など処理能力を増すことになるという効
果がある。
第１図は本発明の一実力へ例の構成を示すブロック図で
ある。 １・・・Ｘレジスタ、 ２・・・Ｘレジスタ、 ３・・・プロセッサ本体（ＣＰｔり、 ４・・・Ｘアドレスバス、 ５・・・Ｘアドレスバス、 ６・・・データバス、 ７・・・メモリ。
ある。 １・・・Ｘレジスタ、 ２・・・Ｘレジスタ、 ３・・・プロセッサ本体（ＣＰｔり、 ４・・・Ｘアドレスバス、 ５・・・Ｘアドレスバス、 ６・・・データバス、 ７・・・メモリ。
Claims (1)
- 独立して操作できる２つのレジスタを有し、当該２つの
レジスタから、それぞれ２つのアドレスバスに出力を取
り出すようにしたことを特徴とする中央処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20677286A JPS6364140A (ja) | 1986-09-04 | 1986-09-04 | 中央処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20677286A JPS6364140A (ja) | 1986-09-04 | 1986-09-04 | 中央処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6364140A true JPS6364140A (ja) | 1988-03-22 |
Family
ID=16528833
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20677286A Pending JPS6364140A (ja) | 1986-09-04 | 1986-09-04 | 中央処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6364140A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5175677A (en) * | 1988-04-21 | 1992-12-29 | Mitsubishi Denki Kabushiki Kaisha | Load control system |
| JP2006295247A (ja) * | 2005-04-05 | 2006-10-26 | Tohoku Electric Power Co Inc | 電力線通信システム |
-
1986
- 1986-09-04 JP JP20677286A patent/JPS6364140A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5175677A (en) * | 1988-04-21 | 1992-12-29 | Mitsubishi Denki Kabushiki Kaisha | Load control system |
| US5455761A (en) * | 1988-09-14 | 1995-10-03 | Mitsubishi Denki Kabushiki Kaisha | Load control system |
| US5495406A (en) * | 1988-09-14 | 1996-02-27 | Mitsubishi Denki Kabushiki Kaisha | Load control system |
| JP2006295247A (ja) * | 2005-04-05 | 2006-10-26 | Tohoku Electric Power Co Inc | 電力線通信システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6243744A (ja) | マイクロコンピユ−タ | |
| JPS6364140A (ja) | 中央処理装置 | |
| JPS5461851A (en) | Data processing system | |
| JPS647393Y2 (ja) | ||
| JPS6382530A (ja) | 半導体記憶装置 | |
| JPS60118980A (ja) | 画像処理装置 | |
| JPH03182959A (ja) | 高速コプロセサインタフェース機構 | |
| JPS6022264A (ja) | デ−タ処理装置 | |
| JPS6252665A (ja) | マルチプロセツサシステム | |
| JPH0254362A (ja) | 並列処理コンピュータ | |
| JPH02257249A (ja) | 情報処理システム | |
| JP2652973B2 (ja) | 画像処理装置 | |
| JPS62272352A (ja) | メモリ制御回路 | |
| JPH04346155A (ja) | マルチプロセッサシステム | |
| JPH02211579A (ja) | ベクトル演算処理方式 | |
| JPS63225846A (ja) | アドレス変換機構付マルチポ−トメモリ | |
| JPH04291681A (ja) | 超高速画像処理システムのフィルタリング処理方式 | |
| JPS63158660A (ja) | マルチプロセツサバス制御方式 | |
| JPS63141135A (ja) | 仮想計算機システム | |
| JPH03253950A (ja) | データ・プロセッシング・システム | |
| JPS6383853A (ja) | 共通メモリマツプの通知方法 | |
| JPH01219930A (ja) | 間接アドレス方式の割り込み制御回路装置 | |
| JPH04133144A (ja) | 情報処理装置 | |
| JPS62204338A (ja) | Ｌｉｓｐ言語処理システム | |
| JPH02281349A (ja) | マイクロコンピュータ |