JPS63225846A

JPS63225846A - アドレス変換機構付マルチポ−トメモリ

Info

Publication number: JPS63225846A
Application number: JP5876187A
Authority: JP
Inventors: Masaya Horikoshi; 堀越　真哉
Original assignee: Yaskawa Electric Manufacturing Co Ltd
Current assignee: Yaskawa Electric Corp
Priority date: 1987-03-16
Filing date: 1987-03-16
Publication date: 1988-09-20

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明はマルチボートメそりに関する。

（従来の技術）近年、マイクロプロセッサ、メモリが安価になったため
、一つの装置を実現するため、複数のプロセッサを使用
する場合が増えている。ここで、複数のプロセッサ間で
データの授受を行なうのにマルチポートメモリがよく使
われる。

（発明が解決しようとする問題点〕しかし、マルチポートメモリのデータの配列はあるプロ
セッサから見れば都合良く並んでいるが、別のプロセッ
サから見れば都合が良いとは限らない。通常は、個々の
プロセッサが自分の都合の良いように自分専用のメモリ
に並べ換え、これを使用している。この並べ換えはプロ
グラムによって行なわれるため、変換に時間がかるとい
う欠点がある。

〔問題点を解決するための手段〕

本発明のアドレス変換機構付マルチポートメモリは、マ
ルチポートメモリと、マルチポートメモリへのアドレス
信号を人力し、該アドレス信号を変換して出力するアド
レス変換用メモリと、複数のアクセス元からの、アドレ
ス変換用メモリの出力を含むアドレス信号ならびに読出
／書込信号を調停してマルチポートメモリに出力するメ
モリコントローラとを有する。

〔作用〕

したがって、アドレス変換用メモリへ変換すべきアドレ
スを一旦書込んだ後は、通常のメモリと同様の速度で読
出／書込が行なわれ、高速処理が可能となる。

なお、本願の先行技術として「共有メモリアクセス方式
」　（特開昭６０−１５１７６６）があるが、これは「
アドレスを上位桁群と下位桁群とに分け、一方のプロセ
ッサは上位桁群のみをつけかえることにより他方のプロ
セッサのアドレス範囲に入るように細工する」方法を採
っている。したがって、一方のプロセッサから他方のプ
ロセッサのメモリアドレスの並びは他方のプロセッサか
ら見た場合同一になり、変換するアドレス内の順番は変
えようがない。これに対し、本発明は、アドレスの許す
範囲内でいかようにもアドレス変換でき、必要であれば
アドレスの重複も可能である。

〔実施例〕

次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明のアドレス変換機構付マルチポートメモ
リの一実施例のブロック図である。

このアドレス変換機構付マルチポートメモリは、マルチ
ポートメモリ３と、それぞれＡ側、Ｂ側のプロセッサか
らのアドレス信号を保持するアドレスレジスタＩａ、ｌ
ｂと、アドレスレジスタ１ｂのアドレス１０ｂを予め決
められたアドレス信号に変換して出力するアドレス変換
用メモリ５（ＲＡＭ）と、Ａ側の読出信号１１ａ　、書
込信号１２ａ、アドレス信号１０ａとＢ側の読出信号１
１ｂ　。

書込信号１２ｂ、アドレス変換用メモリ５から出力され
たアドレス信号１０ｃを調停して実効読出信号１１ｃ、
書込信号１２ｃ、実効アドレス信号１０ｄとしてマルチ
ポートメモリ３に出力するメモリコントローラ４と、マ
ルチポートメモリ３のＡ側の読出／書込データ１３ａを
保持するデータレジスタ２ａと、マルチポートメモリ３
のＢ側の読出／書込データならびにアドレス変換用メモ
リ５の内容（変換アドレス）を保持するデータレジスタ
２ｂとから構成されている。

まず、アドレス変換用メモリ５に変換アドレスを格納す
る動作について説明する。

■アドレスレジスタ１ｂに設定すべきアドレスを設定す
る。これにより、アドレス信号１０ｂが出力される。

■データレジスタ２ｂに設定すべき内容（変換アドレス
）を設定する。これにより、設定すべき内容１３ｂが出
力される。

■アドレス変換用メモリ書込信号１４ａをアドレス変換
用メモリ５に与える。

以上により、アドレス変換用メモリ５の該当アドレスに
該当データが書込まれる。

次に、マルチポートメモリ３に対して読出／書込を行な
う動作について説明する。

（１）　Ａ側から読出す場合。

■アドレスレジスタ１ａに読出すべきアドレスを設定す
る。これにより、アドレス信号１０ａが出力される。

■読出信号１１ａを与える。

■メモリコントローラ４はＢ側の読出／書込動作が行な
われていないことを確認した後、アドレス信号１０ａを
実効アドレス信号１０ｄとして出力し、読出信号１１ａ
を実効読出信号１１ｃとして出力する。

■与えられたアドレス信号１０ｄに対応する内容がマル
チポートメモリ３から読出され、データ信号１３ａとし
て出力される。

■データレジスタ２ａはデータ信号１３ａを保持する。

、（２）　Ａ側から書込む場合。

これは上記の読出しの場合とほぼ同様であり、類推可能
であるので省略する。

（３）Ｂ側から読出す場合。

■アドレスレジスタ１ｂに読出すべきアドレスを設定す
る。これにより、アドレス変換用メモリ５からアドレス
信号１０ｂが出力される。

■次に、アドレス変換用メモリ５にアドレス変換用メモ
リ読出信号１４ｂを与える。

■アドレス変換用メモリ５からアドレス信号１０ｂに対
応する内容が読出され、アドレス信号１０ｃが出力され
る。

■読出信号１１ｂを与える。

■以下、Ａ側からの読出しの場合と同様にしてマルチポ
ートメモリ３からデータが読出され、データ信号１３ｂ
としてデータレジスタ２ｂに保持される。

（４）Ｂ側から書込む場合。

これは上記の読出し場合と同様であり、類推可能である
ので省略する。

なお、アドレス変換用メモリ５はＦＲＯＭとしてもよい
。また、本実施例では、マルチポートメモリ３はデュア
ルポートであるが、ボートが３つ以上の場合はＢ側の回
路を複数個準備すればよい。逆に、Ａ側、Ｂ側を一つの
プロセッサに組み込むことによって、プログラムにより
アドレスを使い分けるこ′ともできる。さらに、マルチ
ポートメモリがバスにつながっている場合、アドレスレ
ジスタ、データレジスタを一組で済ますことができる。

〔発明の効果〕

以上説明したように本発明は、マルチポートメモリにア
ドレス変換機構を設けることにより、次のような効果が
ある。

（１）各プロセッサは自らの欲するデータ配列を指定す
ることができるので、効率良く分り易いプログラムを作
成することができる。

（２）アドレス変換用メモリに変換アドレスを一旦書込
んだ後は、アドレス変換プログラムを動作させる必要が
ないため、通常のメモリと同様の速度で読出／書込が可
能であり、高速処理に向いている。

（３）−見アドレス変換用メモリが増えていうように見
えるが、実はプログラムにより変換を行なおうとすれば
アドレス変換用メモリの容量以上のメモリが必要である
。したがって、装置のコストダウンにもなフている。

【図面の簡単な説明】

第１図は本発明のアドレス変換機構付マルチポートメモ
リの一実施例のブロック図である。ｌａ、ｌｂ・・・アドレスレジスタ、２ａ、２ｂ・・・データレジスタ、３・・・マルチポートメモリ、４・・・メモリコントローラ、５・・・アドレス変換用メモリ、１０ａ　、　Ｊｏｂ　、　ＩＯｃ　・・・アドレス信号
、１０ｄ−・・実効アドレス信号、１１ａ、　ｌ１ｂ−読出信号、＋１ｃｍ・・実効読出信号、１２ａ、１２ｂ−書込信号、１２ｃｍ・・実効書込信号、１３ａ、１３ｂ−データ信号、１４・・・アドレス変換用メモリ書込／読出信号。

Claims

【特許請求の範囲】マルチポートメモリと、マルチポートメモリへのアドレス信号を入力し、該アド
レス信号を変換して出力するアドレス変換用メモリと、複数のアクセス元からの、アドレス変換用メモリの出力
を含むアドレス信号ならびに読出／書込信号を調停して
マルチポートメモリに出力するメモリコントローラとを
有するアドレス変換機構付マルチポートメモリ。