JPS6364152A - メツセ−ジ待行列管理方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はメツセージ待行列管理方式、特にメツセージ待
行列を用いて入出力を行うシステムにおいて、メツセー
ジの追加処理、メツセージの削除処理を行う場合のメツ
セージ待行列管理方式に関する。

〔従来の技術〕

従来メツセージ待行列に仮メツセージを追加する場合に
は、記憶領域に格納された仮メツセージ待行列の先頭の
メツセージのアドレスと、仮メツセージ待行列の後尾の
メツセージのアドレスと、メツセージ待行列の先頭のメ
ツセージのアドレスと、メツセージ待行列の後尾のメツ
セージのアドレスとを記憶している。また、メツセージ
待行列の後尾のメツセージの次のメツセージが仮メツセ
ージ待行列の先頭のメツセージであることを示す連鎖は
つけられていない。

そこで、１メツセ一ジ待行列に仮メツセージ待行列を追
加するときは、メツセージ待行列の後尾のメツセージの
次のメツセージが仮メツセージ待行列の先頭のメツセー
ジであることを示す連鎖をつけるために、仮メツセージ
待行列の先頭のメツセージのアドレスをメツセージ待行
列の後尾のメツセージ内に記憶させる方法をとっている
。

〔発明が解決しようとする問題点〕

そのため、メツセージ待行列に仮メツセージ待行列を追
加するには、メツセージ待行列の後尾のメツセージの読
みだしと、書き込みのための入出力処理が必要であり、
また、メツセージ待行列のメツセージ数が０の時【て仮
メツセージ待行列の追加を行う際には、仮メツセージ待
行列の先頭のメツセージのアドレスをメツセージ待行列
の先頭のメツセージのアドレスに変更し、さらに、仮メ
ツセージ待行列の後尾のメツセージのアドレスをメツセ
ージ待行列の後尾のメツセージのアドレスに変更すると
いう処理が必要であると云う間口点がある。

さらＫｔた、メツセージ待行列のメツセージ数が１の時
にメツセージ待行列の削除と仮メツセージ待行列の追加
とを非同期に行う際、仮メツセージ待行列の先頭のメツ
セージのアドレスをメツセージ待行列の先頭の次のメツ
セージのアドレスに変更する追加処理を行なう必要があ
し、削除と追加とを独立の処理によって行なえないと云
う問題点がある。

本発明の目的は上述の問題点を除去し、メツセージ待行
列と仮メツセージ待行列との連鎖関連等を示す記憶領域
を設けて処理を行なうことにより、待行列の追加、削除
を容易に行なえるメツセージ待行列管理方式を提供する
ことＫある。

０問題点を解決するための手段〕 本発明は、メツセージ待行列とこのメツセージ待行列に
追加する仮メツセージ待行列とのｈ；血冨社寺秤拌カ冬
メツセージを格納する第１の記憶領域と、前記メツセー
ジ待行列のメツセージ数を格納する第１の格納部と前記
仮メツセージ待行列のメツセージ数を格納する第２の格
納部と前記メツセージ待行列の先頭のメツセージを格納
した前記第１の記憶領域のアドレスを格納する第３の格
納部と前記メツセージ待行列の先頭のメツセージの次の
メツセージを格納した前記第１の記憶領域のアドレスを
格納する第４の格納部と前記仮メツセージ待行列の先頭
のメツセージを格納した第１の記憶領域のアドレスを格
納する第５の格納部と前記仮メツセージ待行列の後尾の
メツセージの次のメツセージを格納する第１の記憶領域
の予約領域のアドレスを格納する第６の格納部とを有す
る第２の記憶領域と、前記仮メツセージ待行列の追加指
示により前記第５の格納部に前記第６の格納部に格納さ
れたアドレスを格納し前記第１の格納部に格納されたメ
ツセージ数に第２の格納部に格納されたメツセージ数を
加え再び前記第１の格納部に格納し前記第２の格納部の
メツセージ数を０にする処理を第１の記憶領域の処理と
は独立に行なう追加処理手段と、前記メツセージ待行列
の削除指示により前記第３の格納部に前記第４の格納部
に格納されたアドレスを格納し前記第１の格納部のメツ
セージ数から１を減じて再び第１の格納部に格納する処
理を第１の記憶領域の処理とは独立に行なう削除処理手
段とを有して構成される。

〔実施例〕

以下、本発明の実施例について図面を参照して詳細に説
明する。

第１図は本発明の一実施例の構成図である。本実施例は
メツセージ待行列とこのメツセージ待行列に追加する仮
メツセージ待行列とのメツセージを格納する記憶装置上
の第１の記憶領域１と、また、前記メツセージ待行列の
メツセージ数（以下「本メツセージ数」という）を格納
する第１の格納部２１と、前記仮メツセージ待行列のメ
ツセージ数（以下「仮メツセージ数」という）を格納す
る第２の格納部２２と、第１の記憶領域１内の前記メツ
セージ待行列の先頭のメツセージのアドレス（以下「先
頭メツセージアドレス」という）を格納する第３の格納
部２３と、第１の記憶領域１内の前記メツセージ待行列
の先頭のメツセージの次のメツセージのアドレス（以下
「先頭の次のメツセージアドレス」という）を格納する
第４の格納部２４と、第１の記憶領域１内の前記仮メツ
セージ待行列の先頭のメツセージのアドレス（以下「先
頭仮メツセージアドレス」という）を格納する第５の格
納部２５と、第１の記憶領域１内の前記仮メツセージ待
行列の後尾のメツセージの次のメツセージを格納する予
約領域のアドレス（以下「予約メツセージアドレス」と
いう）を格納する第６の格納部２６とを有する記憶装置
上の第２の記憶領域２と、さらに前記仮メツセージ待行
列の追加指示を受けて、前記第５の格納部２５に前記第
６の格納部２６に格納されたアドレスを格納し、前記第
１の格納部２１に格納部れた本メツセージ数に前記第２
の格納部２２に格納された仮メツセージ数を加えて再び
前記第１の格納部２１に落納し、前記第２の格納部２２
のメツセージ数を０にする処理を第１の記憶領域１の処
理とは独立に行なう追加処理部３と、さらＫまた、前記
メツセージ待行列の削除指示を受けて前記第３の格納部
２３に前記第４の格納部２４に格納されたアドレスを格
納し、前記第１の格納部２１のメツセージ数から１を減
じて再び第１の格納部２１に格納する処理を第１の記憶
領域１の処理とは独立に行なう削除処理部４とより構成
されている。

第２図（Ａ）は第１図の追加処理部３における処理のフ
ローチャートで、第２図（ｂ）は第１図の削除処理部４
における処理の７０−チャートである。

次に第２図（ａ）を参照して第１図の追加処理について
説明を進めると、先ず第２の記憶領域２から格納内容を
読出す（ステップ■）。ここで読出された第１の格納部
２１の本メツセージ数が１、第２の格納部２２の仮メツ
セージ数が４、第３の格納部２３の先頭メツセージアド
レスが２、第５の格納部２５の先頭仮メツセージアドレ
スが４、第６の格納部２６の予約メツセージアドレスが
１５であるとする。第３図（ａ）はこの場合の第１の記
憶領域１のメツセージＡ、Ｂ、Ｅおよび予約メツセージ
Ｆの記憶状況を、第３図（ｂ）は第２の記憶領域２の記
憶内容を、第３１１Ｒ（ｅ）はメツセージＡ、Ｂ〜Ｆの
連鎖状態を示す。次いで第５の格納部２５に予約メツセ
ージアドレス１５を格納しくステップ■）、次いで本メ
ツセージ数の１に仮メツセージ数の４を加えた数５を第
１の格納部２１に格納する（ステップ■）。次に第２の
格納部２２に仮メツセージ数の０を格納する（ステップ
■）。第４図（ａ）はこの処理の後の第１の記憶領域１
のメツセージＡ、Ｂ−Ｆの記憶状況（第３図（ａ）と変
らない）を、第４図Ｃｂ）は第２の記憶領域２の記憶内
容を、第４図（Ｃ）はメツセージＡ　、　Ｂ−Ｆの連鎖
状態を示す。

次に第２図（ｂ）を参照して第１図の削除処理について
説明を進めると、先ず第２の記憶領域２から格納内容を
読出す（ステップ■）。ここで読出された第１の格納部
２１の本メツセージ数が１、第３の格納部２３の先頭メ
ツセージアドレスが２、第４の格納部２４の先頭の次の
メツセージアドレスが４、第５の格納部２５の先頭仮メ
ツセージアドレスが１５、であるとする。即ち第２図（
Ｊｌ）を参照にした第１図の追加処理を行なった状態で
ある。

次いで第３の格納部２３に先頭メツセージアドレスの４
を格納しくステップ■）、次に本メツセージ数の５から
１を減じた４を第１の格納部２１に格納する（ステップ
■）。第５図（ａ）はこの処理の後の第１の記４３！、
領域１のメツセージＢ、Ｃ，Ｆの記憶状況を、第５図（
ｂ）＃−ｉ第２の記憶領域２の記憶内容を、第５図（Ｃ
）はメツセージＢ、Ｃ，Ｆの連鎖状態を示す。

以上のようにして、メツセージ数にかかわらない仮メツ
セージ待行列の追加、あるいはメツセージ待行列の削除
の処理を行うことができる。

〔発明の効果〕

以上詳細に説明したとおり、本発明によれば第一ニ、メ
ツセージ待行列の後尾のメツセージの次のメツセージが
仮メツセージ待行列の先頭のメツセージであることを示
す連鎖がつけられているため、仮メツセージ待行列の追
加においては、メツセージ待行列の後尾のメツセージの
読みだしと、書きこみのための入出力処理が不要となる
。第二に、メツセージ待行列のメツセージ数にかかわら
ず、仮メツセージ待行列の追加を行う際、仮メツセージ
待行列の先頭のメツセージのアドレスｔ−仮メッセーシ
待行列の後尾のメツセージの次のメツセージのアドレス
に変更するという処理を行えばよく、メツセージ数が０
の場合にも同一の処理ができる。第三に、メツセージ待
行列のメツセージ数が１の時にメツセージ待行列の削除
と仮メツセージ待ち行列の追加とを非同期に行う際、メ
ツセージ待行列の先頭メツセージ（後尾のメツセージで
もある）の次のメツセージが仮メツセージ待行列の先頭
のメツセージであることを示す連鎖がつけられているた
め、削除と追加を独立の処理として行うことができると
云う効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例の構成図、第２（ａ）および
第２図（ｂ）は第１図の動作を示すフローチャート、第
３図（荀、第４図（１１）および第５図（ａ）は第１図
の第１の記憶領域上のメツセージの記憶状況図、第３図
（ｂ）、第４図（ｂ）および第５図（ｂ）は第２の記憶
領域の記憶内容図、第３図（ｅ）、第４図（Ｃ）および
第５図（Ｃ）はメツセージの連鎖状態図である。 １・・・・・・第１の記憶領域、２・・・・・・第２の
記憶領域、３・・・・・・追加処理部、４・・・・・・
削成処理部、Ａ、Ｂ〜′ｆＪ１図 酒Ｚ図（の　　　竹２図（紗

Claims (1)

【特許請求の範囲】
1. メッセージ待行列とこのメッセージ待行列に追加する仮
   メッセージ待行列とのメッセージを格納する第１の記憶
   領域と、前記メッセージ待行列のメッセージ数を格納す
   る第１の格納部と前記仮メッセージ待行列のメッセージ
   数を格納する第２の格納部と前記メッセージ待行列の先
   頭のメッセージを格納した前記第１の記憶領域のアドレ
   スを格納する第３の格納部と前記メッセージ待行列の先
   頭のメッセージの次のメッセージを格納した前記第１の
   記憶領域のアドレスを格納する第４の格納部と前記仮メ
   ッセージ待行列の先頭のメッセージを格納した第１の記
   憶領域のアドレスを格納する第５の格納部と前記仮メッ
   セージ待行列の後尾のメッセージの次のメッセージを格
   納する第１の記憶領域の予約領域のアドレスを格納する
   第６の格納部とを有する第２記憶領域と、前記仮メッセ
   ージ待行列の追加指示により前記第５の格納部に前記第
   ６の格納部に格納されたアドレスを格納し前記第１の格
   納部に格納されたメッセージ数に第２の格納部に格納さ
   れたメッセージ数を加え再び前記第１の格納部に格納し
   前記第２の格納部のメッセージ数を０にする処理を第１
   の記憶領域の処理とは独立に行なう追加処理手段と、前
   記メッセージ待行列の削除指示により前記第３の格納部
   に前記第４の格納部に格納されたアドレスを格納し前記
   第１の格納部のメッセージ数から１を減じて再び第１の
   格納部に格納する処理を第１の記憶領域の処理とは独立
   に行なう削除処理手段とを有することを特徴とするメッ
   セージ待行列管理方式。