JPS6364155B2 - - Google Patents
Info
- Publication number
- JPS6364155B2 JPS6364155B2 JP54061014A JP6101479A JPS6364155B2 JP S6364155 B2 JPS6364155 B2 JP S6364155B2 JP 54061014 A JP54061014 A JP 54061014A JP 6101479 A JP6101479 A JP 6101479A JP S6364155 B2 JPS6364155 B2 JP S6364155B2
- Authority
- JP
- Japan
- Prior art keywords
- inverter
- output
- frequency
- phase difference
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000001360 synchronised effect Effects 0.000 claims description 36
- 238000001514 detection method Methods 0.000 claims description 24
- 239000003990 capacitor Substances 0.000 claims description 3
- 230000007423 decrease Effects 0.000 claims description 3
- 230000033228 biological regulation Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000007257 malfunction Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
Landscapes
- Stand-By Power Supply Arrangements (AREA)
- Supply And Distribution Of Alternating Current (AREA)
- Control Of Voltage And Current In General (AREA)
- Inverter Devices (AREA)
Description
この発明は、インバータの同期制御装置、特に
商用周波電源と同期して運転する無停電電源装置
を構成するインバータの同期制御装置に関するも
のである。 第１図は、無停電々源装置の基本的な主回路よ
び従来におけるインバータ同期制御回路を示すも
ので、無停電々源装置主回路Ａは整流器RECと
インバータINVと蓄電器BTとから構成され、イ
ンバータ同期制御回路Ｂは位相差検出器DPと比
例積分調節器PIと周波数設定信号発生器IFと電
圧−周波数変換器VFとパルス分配器Ｄとから構
成されている。 このように構成された無停電々源装置におい
て、商用周波電源ｅが停電状態にある場合は、イ
ンバータINVの直流入力が蓄電器BTから供給さ
れ、インバータINVにより逆変換された交流電
力が負荷Ｌに供給されるが、この場合におけるイ
ンバータ出力周波数は周波数設定信号発生器IF
から送出されるインバータ周波数設定値※に基
づいて定められ、このインバータ周波数設定値
※は電圧−周波数変換器IFによりこれに比例し
た周波数に変換され、パルス分配器Ｄによりイン
バータINVの各サイリスタに点弧信号として供
給される。 いま、商用周波電源ｅが回復した場合には、イ
ンバータINVは整流器RECから供給される直流
電力を入力として運転されると共に、商用周波電
源ｅから商用周波数の同期基準入力s※が位相差
検出器DPの一方の入力端子ａに供給され、位相
差検出器DPの他方の入力端子ｂにフイードバツ
クされたインバータ出力との位相差が検出され
る。この検出値は比例積分調節器PIを介して電
圧−周波数変換器VFに供給され、この入力に対
応して周波数設定信号発生器IFから供給された
インバータ周波数設定信号※が補正され、この
補正された周波数指令信号がパルス分配器Ｄを介
してインバータINVの各サイリスタに供給され
てインバータ出力の周波数および位相が同期基準
入力s※と同期化される。 この場合、同期基準入力s※とインバータ周波
数設定値※との間には、厳密には周波数および
位相の偏差があるため、同期期間中において負荷
はインバータ出力の変化に追従して運転される。 しかるに、上述のように構成された従来のイン
バータ同期制御装置は同期速度が速いため、負荷
の種類によつてはインバータ出力の変化に追従す
ることができず誤動作する難点がある。 そこで、出願人は、第２図に示すように、同期
基準入力s※とインバータINVの出力との位相差
および周波数差を位相差検出回路DPおよび周波
数差検出回路DFによりそれぞれ検出し、両者の
検出出力を積分回路Ｉにより積分して周波数設定
信号発生回路IFから送出されるインバータ周波
数設定信号※を前記積分回路Ｉの積分出力v0に
対応して補正し、緩やかな制御速度でインバータ
出力を同期基準入力s※と同期化するよう構成し
たインバータの同期制御装置を同時出願の特許願
１において提案した。 このように構成することにより、同期速度が緩
やかになり、同期期間中における負荷の誤動作が
防止されるが、この制御系の応答速度が遅いた
め、同期完了後において電源の商用周波数が変動
し、同期基準入力の位相が変化した場合には、同
期基準入力とインバータ出力との間に位相誤差が
生じて商用周波電源とインバータとの電源の切り
換えに際して負荷に悪影響を及ぼす難点があつ
た。 そこで、発明者は種々検討を重ねた結果、イン
バータ出力が同期基準入力と同期したことを検出
する同期検出器と、同期基準入力の位相が変動し
た際同期基準入力とインバータ出力との位相差に
速応してインバータ周波数設定値を補正しインバ
ータ周波数を制御する比例積分調節回路と、同期
検出器から検出出力の供給を受けた際前記同期制
御装置を前記比例積分調節回路による動作回路に
切り換える切換回路とを前述のインバータ同期制
御装置に付加して設けることにより、同期完了後
における制御系の応答が速くなり、前記の問題点
を一挙に解消し得ることが判つた。 従つて、本発明の一般的な目的は、無停電々源
装置を構成するインバータの出力を負荷が支障な
く追従し得るような緩やかな速度で交流電源の商
用周波数と同期化することができ、しかも同期完
了後において商用周波電源の位相が変動した場合
には、この変動に速応してインバータ周波数を制
御することができるインバータの同期制御装置を
提供するにある。 この目的を達成するため、本発明においては同
期基準入力とインバータ出力との位相差および周
波数差をそれぞれ位相差検出器および周波数差検
出器で検出し、これらの検出出力を積分器により
積分して得られた積分値に対応してインバータ周
波数設定値を補正し、この補正されたインバータ
周波数指令信号に基づきインバータ出力を同期基
準入力と同期化するよう回路構成し、 インバータ出力が同期基準入力と同期したこと
を検出する同期検出器と、 同期基準入力の位相が変動した際同期基準入力
とインバータ出力との位相差に応じてインバータ
周波数設定値を補正し、インバータ周波数を制御
する前記積分器と共に比例積分調節回路を構成す
る微分器または比例積分調節器と、 前記同期検出器の検出出力の供給を受けた際前
記位相差検出器の検出出力を前記比例積分調節回
路へ供給するよう回路を切り換える切換器とを設
けることを特徴とする。 また、代案として、同期基準入力とインバータ
出力との位相差および周波数差とをそれぞれ位相
差検出器および周波数差検出器で検出し、これら
の検出出力を積分器により積分して得られた積分
値に対応してインバータ周波数設定値を補正し、
この補正されたインバータ周波数指令信号に基づ
きインバータ出力を同期基準入力と同期化するよ
う回路構成し、 前記位相差検出器の検出出力が所定の基準量以
下に低減した際インバータ出力が同期基準入力と
同期したことを検出して所定の出力を発生する比
較器と、 前記積分器の積分コンデンサに直例接続された
抵抗と、 前記抵抗に並列接続されたスイツチと、 前記比較器の出力に基づいて前記位相差検出器
の検出出力を前記積分器へ供給するよう回路を切
り換えると共に前記スイツチを開路する切換器と
を設けることもできる。 次に、本発明に係るインバータの同期制御装置
の実施例につき添付図面を参照しながら以下詳細
に説明する。 第３図は、無停電々源装置に適用したインバー
タの同期制御回路を示すもので、参照符号１０
は、無停電々源装置主回路を示し、この無停電々
源装置主回路１０は整流器１２とインバータ１４
と蓄電器１６とからなり、整流器１２の交流入力
端子に商用周波電源ｅを接続し、インバータ１４
の出力端子に負荷１８を接続したものである。 周波数差検出器２０および位相差検出器２２お
よび同期検出器２４のそれぞれの一方の入力端子
ａに商用周波電源ｅを接続し、これらの検出器２
０，２２，２４のそれぞれの他方の入力端子ｂに
インバータ１４の出力端子を接続する。周波数差
検出器２０の出力端子は抵抗R1を介し、位相差
検出器２２の出力端子は抵抗R2を介して共にア
ナログスイツチ２６の入力端子に接続し、アナロ
グスイツチ２６の出力端子は積分器２８の入力端
子に接続する。また、位相差検出器２２の出力端
子は微分器３０およびアナログスイツチ３２，３
４および抵抗R3を介して積分器２８の出力端子
に接続し、アナログスイツチ３２とアナログスイ
ツチ３４との接続点を積分器２８の入力端子に接
続する。 同期検出器２４の出力端子を切換器３６の一方
の入力端子A1に接続し、切換器３６の他方の入
力端子A2には同期指令信号発生器３８の出力端
子を接続する。切換器３６は、第４図に示すよう
に、NAND回路４０およびエクスクルシブOR回
路４２，４４，４６からなり、その出力端子B1
はアナログスイツチ２６の操作入力端子に接続
し、出力端子B2はアナログスイツチ３２の操作
入力端子に接続し、出力端子B3はアナログスイ
ツチ３４の操作入力端子に接続する。 積分器２８の出力端子は、電圧−周波数変換器
４８の一方の入力端子ａに接続し、他方の入力端
子ｂには周波数設定信号発生器５０の出力端子を
接続する。また、電圧−周波数変換器４８の出力
端子はパルス分配器５２を介してインバータ１４
を構成する各サイリスタのゲートに接続する。 次に、このように構成した本発明装置の作用に
ついて説明する。先ず、切換品３６（第４図）の
作用について説明すれば、第１表に示すように、
商用周波電源と同期して運転する無停電電源装置
を構成するインバータの同期制御装置に関するも
のである。 第１図は、無停電々源装置の基本的な主回路よ
び従来におけるインバータ同期制御回路を示すも
ので、無停電々源装置主回路Ａは整流器RECと
インバータINVと蓄電器BTとから構成され、イ
ンバータ同期制御回路Ｂは位相差検出器DPと比
例積分調節器PIと周波数設定信号発生器IFと電
圧−周波数変換器VFとパルス分配器Ｄとから構
成されている。 このように構成された無停電々源装置におい
て、商用周波電源ｅが停電状態にある場合は、イ
ンバータINVの直流入力が蓄電器BTから供給さ
れ、インバータINVにより逆変換された交流電
力が負荷Ｌに供給されるが、この場合におけるイ
ンバータ出力周波数は周波数設定信号発生器IF
から送出されるインバータ周波数設定値※に基
づいて定められ、このインバータ周波数設定値
※は電圧−周波数変換器IFによりこれに比例し
た周波数に変換され、パルス分配器Ｄによりイン
バータINVの各サイリスタに点弧信号として供
給される。 いま、商用周波電源ｅが回復した場合には、イ
ンバータINVは整流器RECから供給される直流
電力を入力として運転されると共に、商用周波電
源ｅから商用周波数の同期基準入力s※が位相差
検出器DPの一方の入力端子ａに供給され、位相
差検出器DPの他方の入力端子ｂにフイードバツ
クされたインバータ出力との位相差が検出され
る。この検出値は比例積分調節器PIを介して電
圧−周波数変換器VFに供給され、この入力に対
応して周波数設定信号発生器IFから供給された
インバータ周波数設定信号※が補正され、この
補正された周波数指令信号がパルス分配器Ｄを介
してインバータINVの各サイリスタに供給され
てインバータ出力の周波数および位相が同期基準
入力s※と同期化される。 この場合、同期基準入力s※とインバータ周波
数設定値※との間には、厳密には周波数および
位相の偏差があるため、同期期間中において負荷
はインバータ出力の変化に追従して運転される。 しかるに、上述のように構成された従来のイン
バータ同期制御装置は同期速度が速いため、負荷
の種類によつてはインバータ出力の変化に追従す
ることができず誤動作する難点がある。 そこで、出願人は、第２図に示すように、同期
基準入力s※とインバータINVの出力との位相差
および周波数差を位相差検出回路DPおよび周波
数差検出回路DFによりそれぞれ検出し、両者の
検出出力を積分回路Ｉにより積分して周波数設定
信号発生回路IFから送出されるインバータ周波
数設定信号※を前記積分回路Ｉの積分出力v0に
対応して補正し、緩やかな制御速度でインバータ
出力を同期基準入力s※と同期化するよう構成し
たインバータの同期制御装置を同時出願の特許願
１において提案した。 このように構成することにより、同期速度が緩
やかになり、同期期間中における負荷の誤動作が
防止されるが、この制御系の応答速度が遅いた
め、同期完了後において電源の商用周波数が変動
し、同期基準入力の位相が変化した場合には、同
期基準入力とインバータ出力との間に位相誤差が
生じて商用周波電源とインバータとの電源の切り
換えに際して負荷に悪影響を及ぼす難点があつ
た。 そこで、発明者は種々検討を重ねた結果、イン
バータ出力が同期基準入力と同期したことを検出
する同期検出器と、同期基準入力の位相が変動し
た際同期基準入力とインバータ出力との位相差に
速応してインバータ周波数設定値を補正しインバ
ータ周波数を制御する比例積分調節回路と、同期
検出器から検出出力の供給を受けた際前記同期制
御装置を前記比例積分調節回路による動作回路に
切り換える切換回路とを前述のインバータ同期制
御装置に付加して設けることにより、同期完了後
における制御系の応答が速くなり、前記の問題点
を一挙に解消し得ることが判つた。 従つて、本発明の一般的な目的は、無停電々源
装置を構成するインバータの出力を負荷が支障な
く追従し得るような緩やかな速度で交流電源の商
用周波数と同期化することができ、しかも同期完
了後において商用周波電源の位相が変動した場合
には、この変動に速応してインバータ周波数を制
御することができるインバータの同期制御装置を
提供するにある。 この目的を達成するため、本発明においては同
期基準入力とインバータ出力との位相差および周
波数差をそれぞれ位相差検出器および周波数差検
出器で検出し、これらの検出出力を積分器により
積分して得られた積分値に対応してインバータ周
波数設定値を補正し、この補正されたインバータ
周波数指令信号に基づきインバータ出力を同期基
準入力と同期化するよう回路構成し、 インバータ出力が同期基準入力と同期したこと
を検出する同期検出器と、 同期基準入力の位相が変動した際同期基準入力
とインバータ出力との位相差に応じてインバータ
周波数設定値を補正し、インバータ周波数を制御
する前記積分器と共に比例積分調節回路を構成す
る微分器または比例積分調節器と、 前記同期検出器の検出出力の供給を受けた際前
記位相差検出器の検出出力を前記比例積分調節回
路へ供給するよう回路を切り換える切換器とを設
けることを特徴とする。 また、代案として、同期基準入力とインバータ
出力との位相差および周波数差とをそれぞれ位相
差検出器および周波数差検出器で検出し、これら
の検出出力を積分器により積分して得られた積分
値に対応してインバータ周波数設定値を補正し、
この補正されたインバータ周波数指令信号に基づ
きインバータ出力を同期基準入力と同期化するよ
う回路構成し、 前記位相差検出器の検出出力が所定の基準量以
下に低減した際インバータ出力が同期基準入力と
同期したことを検出して所定の出力を発生する比
較器と、 前記積分器の積分コンデンサに直例接続された
抵抗と、 前記抵抗に並列接続されたスイツチと、 前記比較器の出力に基づいて前記位相差検出器
の検出出力を前記積分器へ供給するよう回路を切
り換えると共に前記スイツチを開路する切換器と
を設けることもできる。 次に、本発明に係るインバータの同期制御装置
の実施例につき添付図面を参照しながら以下詳細
に説明する。 第３図は、無停電々源装置に適用したインバー
タの同期制御回路を示すもので、参照符号１０
は、無停電々源装置主回路を示し、この無停電々
源装置主回路１０は整流器１２とインバータ１４
と蓄電器１６とからなり、整流器１２の交流入力
端子に商用周波電源ｅを接続し、インバータ１４
の出力端子に負荷１８を接続したものである。 周波数差検出器２０および位相差検出器２２お
よび同期検出器２４のそれぞれの一方の入力端子
ａに商用周波電源ｅを接続し、これらの検出器２
０，２２，２４のそれぞれの他方の入力端子ｂに
インバータ１４の出力端子を接続する。周波数差
検出器２０の出力端子は抵抗R1を介し、位相差
検出器２２の出力端子は抵抗R2を介して共にア
ナログスイツチ２６の入力端子に接続し、アナロ
グスイツチ２６の出力端子は積分器２８の入力端
子に接続する。また、位相差検出器２２の出力端
子は微分器３０およびアナログスイツチ３２，３
４および抵抗R3を介して積分器２８の出力端子
に接続し、アナログスイツチ３２とアナログスイ
ツチ３４との接続点を積分器２８の入力端子に接
続する。 同期検出器２４の出力端子を切換器３６の一方
の入力端子A1に接続し、切換器３６の他方の入
力端子A2には同期指令信号発生器３８の出力端
子を接続する。切換器３６は、第４図に示すよう
に、NAND回路４０およびエクスクルシブOR回
路４２，４４，４６からなり、その出力端子B1
はアナログスイツチ２６の操作入力端子に接続
し、出力端子B2はアナログスイツチ３２の操作
入力端子に接続し、出力端子B3はアナログスイ
ツチ３４の操作入力端子に接続する。 積分器２８の出力端子は、電圧−周波数変換器
４８の一方の入力端子ａに接続し、他方の入力端
子ｂには周波数設定信号発生器５０の出力端子を
接続する。また、電圧−周波数変換器４８の出力
端子はパルス分配器５２を介してインバータ１４
を構成する各サイリスタのゲートに接続する。 次に、このように構成した本発明装置の作用に
ついて説明する。先ず、切換品３６（第４図）の
作用について説明すれば、第１表に示すように、
【表】
入力端子A1に論理信号０または１（以下“０”信
号、“１”信号と称す）が供給され、入力端子A2
に“０”信号が供給されたモードの場合は、出
力端子B1および出力端子B2から“１”信号、出
力端子B3から“０”信号が送出される。また、
入力端子A1に“０”信号が供給され、入力端子
A2に“１”信号が供給されたモードの場合は、
出力端子B1から“０”信号、出力端子B2および
出力端子B3から“１”信号が送出される。また、
入力端子A1および入力端子A2に共に“１”信号
が供給されたモードの場合は、出力端子B1か
ら“１”信号、出力端子B2から“０”信号、出
力端子B3から“１”信号が送出される。 また、アナログスイツチ２６，３２，３４は、
操作入力端子“０”信号が供給された場合にはそ
れぞれ閉路し、“１”信号が供給された場合には
それぞれ開路する。 いま、商用周波電源ｅが停電状態にある場合
は、インバータ１４の直流電力は蓄電器１６から
供給され、インバータ１４により逆変換された交
流電力が負荷１８に供給される。この場合は、同
期指令信号発生器３８から同期指令信号が送出さ
れる切換器３６の入力端子A2には“０”信号が
供給されるため、第１表（）に示すように、切
換器３６の出力端子B1および出力端子B2から
“１”信号、出力端子B3から“０”信号がアナロ
グスイツチ２６，３２，３４のそれぞれの操作入
力端子に供給され、アナログスイツチ２６および
３２は開路状態にあり、アナログスイツチ３４は
閉路状態にある。従つて、積分器２８の出力v0は
零となり、電圧−周波数変換器４８の一方の入力
端子ａには入力が供給されないため、周波数設定
信号発生器５０から電圧−周波数変換器４８の他
方の入力端子ｂに供給されたインバータ周波数設
定値※はそのまゝ周波数変換され、パルス分配
器５２を介してインバータ１４を構成する各サイ
リスタのゲートに供給される。従つて、インバー
タ出力の周波数は、周波数設定信号発生器５０に
おいて設定された所定の周波数をもつインバータ
周波数設定信号※により定められる。 いま、商用周波電源ｅが回復すれば、整流器１
２に交流電力が供給されて直流電力に変換され、
この直流電力がインバータ１４により逆変換され
て負荷１８に交流電力が供給される。この場合、
同期指令信号発生器３８から同期指令信号として
“１”信号が切換器３６の入力端子A2に供給さ
れ、商用周波数の同期基準入力s※が周波数差検
出器２０、位相差検出器２２、同期検出器２４の
それぞれの一方の入力端子ａに供給されると共
に、各検出器２０，２２，２４の他方の入力端子
ｂにはインバータ出力がフイードバツクされ、こ
のフイードバツク入力と同期基準入力s※とが比
較されるが、この段階においてインバータ出力は
同期基準入力s※とまだ同期化されていないため、
同期検出器２４の出力端子から“０”信号が切換
器３６の入力端子A1に供給される。 従つて、第表（）に示すように、切換器３
６の出力端子B1から“０”信号、出力端子B2お
よびB3から“１”信号がアナログスイツチ２６，
３２，３４のそれぞれの操作入力端子に供給さ
れ、アナログスイツチ２６は閉路し、アナログス
イツチ３２は開路状態を接続し、アナログスイツ
チ３４は開路する。 周波数差検出器２０により検出された検出出力
v1は抵抗R1およびアナログスイツチ２６を介し
て積分器２８の入力端子に供給され、また位相差
検出器２２により検出された検出出力v2は抵抗
R2およびアナログスイツチ２６を介して積分器
２８の入力端子に供給され、積分器２８において
両入力が加算されて積分される。この積分出力v0
は電圧−周波数変換器４８の一方の入力端子ａに
供給されるが、電圧−周波数変換器４８において
は、周波数設定信号発生器５０から入力端子ｂに
供給されたインバータ周波数設定値※が入力端
子ａに供給された積分出力v0に対応して補正され
ると共に周波数に変換され、パルス分配器５０を
介してインバータ１４を構成する各サイリスタの
ゲートに供給される。 この場合、周波数差検出器２０の出力側に接続
した抵抗R1は位相差検出器２２の出力側に接続
した抵抗R2より抵抗値を小さく設定する。従つ
て、周波数制御が位相制御より速く行われインバ
ータ１４の出力周波数は同期基準入力s※の周波
数とほゞ一致する。しかるに、同期基準入力s※
とフイードバツク入力との間に位相差がある場合
には、位相差検出器２２から検出出力v2が送出さ
れ、両入力間に僅少な周波数差が残るため、この
成分により位相が一致するよう制御動作が行わ
れ、インバータ出力が同期基準入力s※に同期化
される。この場合における周波数差成分は位相差
検出器２２の出力v2および抵抗R2の大きさに対
応して変化するため、この出力v2および抵抗R2
を調整することにより、負荷１８がインバータ１
４の出力周波数の変化に正常に追従し得るような
適正な同期速度に調整することができる。 このようにインバータ出力が同期基準入力s※
と同期化されると、同期検出器２４の出力端子か
ら同期検出信号として“１”信号が切換器３６の
入力端子A1に供給される。従つて、第１表（）
に示すように、切換器３６の出力端子B1から
“１”信号、出力端子B2から“０”信号、出力端
子B3から“１”信号がアナログスイツチ２６，
３２，３４のそれぞれの操作入力端子に供給さ
れ、アナログスイツチ２６は開路し、アナログス
イツチ３２は閉路し、アナログスイツチ３４は開
路状態を持続する。従つて、位相差検出器２２の
出力側は微分器３０と積分器２８とからなる応答
速度の速い比例積分調節回路に切り換えられ、同
期基準入力s※の位相が変動して位相差検出器２
２の出力端子に検出出力v2が起生した場合には、
インバータ出力が速やかに調節される。 前述の実施例において、微分器３０は種々の形
式の比例積分調節器に置き換えることができ、ま
た切換器３６は、第５図に示すようにNAND回
路４０とエクスクルシブOR回路４２，４４，４
６，５４とから構成した切換器５６に置き換えて
も同様な作用を行うことができる。但し、この場
合は、入力端子A1およびA2に“１”信号が供給
された際、出力端子B3から“０”信号が送出さ
れ、同期指令信号発生器３８から同期指令信号が
送出されている状態において同期検出器２４から
同期検出信号が送出された場合には、アナログス
イツチ３４が閉路して抵抗R3が積分器２８と並
列に挿入され、速応制御系が構成される。 また、上述の実施例における同期検出器２４
は、第６図に示すように比較器５８に置き換え、
位相差検出器２２の検出出力が所定の基準量以下
に低減した際出力を起生するよう構成しても同じ
作用が達成される。 さらに、第３図に示す実施例における微分器３
０を省き、第６図に示すように、抵抗R4を積分
器のコンデンサと直列に接続すると共に、この抵
抗R4と並列にアナログスイツチ６０を接続し、
かつ第５図に示す切換器５６を、第７図に示すよ
うに、NAND回路４０とエクスクルシブOR回路
４２，４４，４６，５４とNOT回路６２とから
構成した切換器６４に置き換えて、この切換器６
４の出力端子B2aをアナログスイツチ６０の操作
入力端子に接続しても、前述の実施例と同様の作
用を呈する。すなわち、切換器６４に同期指令信
号が供給された状態において、比較器５８から同
期検出信号が出力されない場合には、前述の実施
例と同様にアナログスイツチ２６は閉路し、アナ
ログスイツチ３２，３４は開路すると共に、アナ
ログスイツチ６０は閉路して抵抗R4は短絡され
ているが、比較器５８から同期検出信号が切換器
６４の入力端子A1に供給されると、アナログス
イツチ２６は開路し、アナログスイツチ３２，３
４が閉路すると共に、切換器６４の入力端子B2a
から出力端子B2と極性が反対の“１”信号がア
ナログスイツチ６０の操作入力端子に供給されて
アナログスイツチ６０が開路し、抵抗R4が挿入
されて速応制御系が構成される。 本発明装置によれば、負荷が支障なく追従し得
るような緩やかな速度でインバータを同期化する
ことができ、しかも同期完了後において同期基準
入力の位相が変動した場合には、この変動に速応
して位相を制御することができ、この種のインバ
ータ同期制御装置の性能の向上に資する効果が極
めて大きい。 以上、本発明の好適な実施例について説明した
が、本発明の精神を逸脱しない範囲内において
種々の設計変更をなし得ることは勿論である。
号、“１”信号と称す）が供給され、入力端子A2
に“０”信号が供給されたモードの場合は、出
力端子B1および出力端子B2から“１”信号、出
力端子B3から“０”信号が送出される。また、
入力端子A1に“０”信号が供給され、入力端子
A2に“１”信号が供給されたモードの場合は、
出力端子B1から“０”信号、出力端子B2および
出力端子B3から“１”信号が送出される。また、
入力端子A1および入力端子A2に共に“１”信号
が供給されたモードの場合は、出力端子B1か
ら“１”信号、出力端子B2から“０”信号、出
力端子B3から“１”信号が送出される。 また、アナログスイツチ２６，３２，３４は、
操作入力端子“０”信号が供給された場合にはそ
れぞれ閉路し、“１”信号が供給された場合には
それぞれ開路する。 いま、商用周波電源ｅが停電状態にある場合
は、インバータ１４の直流電力は蓄電器１６から
供給され、インバータ１４により逆変換された交
流電力が負荷１８に供給される。この場合は、同
期指令信号発生器３８から同期指令信号が送出さ
れる切換器３６の入力端子A2には“０”信号が
供給されるため、第１表（）に示すように、切
換器３６の出力端子B1および出力端子B2から
“１”信号、出力端子B3から“０”信号がアナロ
グスイツチ２６，３２，３４のそれぞれの操作入
力端子に供給され、アナログスイツチ２６および
３２は開路状態にあり、アナログスイツチ３４は
閉路状態にある。従つて、積分器２８の出力v0は
零となり、電圧−周波数変換器４８の一方の入力
端子ａには入力が供給されないため、周波数設定
信号発生器５０から電圧−周波数変換器４８の他
方の入力端子ｂに供給されたインバータ周波数設
定値※はそのまゝ周波数変換され、パルス分配
器５２を介してインバータ１４を構成する各サイ
リスタのゲートに供給される。従つて、インバー
タ出力の周波数は、周波数設定信号発生器５０に
おいて設定された所定の周波数をもつインバータ
周波数設定信号※により定められる。 いま、商用周波電源ｅが回復すれば、整流器１
２に交流電力が供給されて直流電力に変換され、
この直流電力がインバータ１４により逆変換され
て負荷１８に交流電力が供給される。この場合、
同期指令信号発生器３８から同期指令信号として
“１”信号が切換器３６の入力端子A2に供給さ
れ、商用周波数の同期基準入力s※が周波数差検
出器２０、位相差検出器２２、同期検出器２４の
それぞれの一方の入力端子ａに供給されると共
に、各検出器２０，２２，２４の他方の入力端子
ｂにはインバータ出力がフイードバツクされ、こ
のフイードバツク入力と同期基準入力s※とが比
較されるが、この段階においてインバータ出力は
同期基準入力s※とまだ同期化されていないため、
同期検出器２４の出力端子から“０”信号が切換
器３６の入力端子A1に供給される。 従つて、第表（）に示すように、切換器３
６の出力端子B1から“０”信号、出力端子B2お
よびB3から“１”信号がアナログスイツチ２６，
３２，３４のそれぞれの操作入力端子に供給さ
れ、アナログスイツチ２６は閉路し、アナログス
イツチ３２は開路状態を接続し、アナログスイツ
チ３４は開路する。 周波数差検出器２０により検出された検出出力
v1は抵抗R1およびアナログスイツチ２６を介し
て積分器２８の入力端子に供給され、また位相差
検出器２２により検出された検出出力v2は抵抗
R2およびアナログスイツチ２６を介して積分器
２８の入力端子に供給され、積分器２８において
両入力が加算されて積分される。この積分出力v0
は電圧−周波数変換器４８の一方の入力端子ａに
供給されるが、電圧−周波数変換器４８において
は、周波数設定信号発生器５０から入力端子ｂに
供給されたインバータ周波数設定値※が入力端
子ａに供給された積分出力v0に対応して補正され
ると共に周波数に変換され、パルス分配器５０を
介してインバータ１４を構成する各サイリスタの
ゲートに供給される。 この場合、周波数差検出器２０の出力側に接続
した抵抗R1は位相差検出器２２の出力側に接続
した抵抗R2より抵抗値を小さく設定する。従つ
て、周波数制御が位相制御より速く行われインバ
ータ１４の出力周波数は同期基準入力s※の周波
数とほゞ一致する。しかるに、同期基準入力s※
とフイードバツク入力との間に位相差がある場合
には、位相差検出器２２から検出出力v2が送出さ
れ、両入力間に僅少な周波数差が残るため、この
成分により位相が一致するよう制御動作が行わ
れ、インバータ出力が同期基準入力s※に同期化
される。この場合における周波数差成分は位相差
検出器２２の出力v2および抵抗R2の大きさに対
応して変化するため、この出力v2および抵抗R2
を調整することにより、負荷１８がインバータ１
４の出力周波数の変化に正常に追従し得るような
適正な同期速度に調整することができる。 このようにインバータ出力が同期基準入力s※
と同期化されると、同期検出器２４の出力端子か
ら同期検出信号として“１”信号が切換器３６の
入力端子A1に供給される。従つて、第１表（）
に示すように、切換器３６の出力端子B1から
“１”信号、出力端子B2から“０”信号、出力端
子B3から“１”信号がアナログスイツチ２６，
３２，３４のそれぞれの操作入力端子に供給さ
れ、アナログスイツチ２６は開路し、アナログス
イツチ３２は閉路し、アナログスイツチ３４は開
路状態を持続する。従つて、位相差検出器２２の
出力側は微分器３０と積分器２８とからなる応答
速度の速い比例積分調節回路に切り換えられ、同
期基準入力s※の位相が変動して位相差検出器２
２の出力端子に検出出力v2が起生した場合には、
インバータ出力が速やかに調節される。 前述の実施例において、微分器３０は種々の形
式の比例積分調節器に置き換えることができ、ま
た切換器３６は、第５図に示すようにNAND回
路４０とエクスクルシブOR回路４２，４４，４
６，５４とから構成した切換器５６に置き換えて
も同様な作用を行うことができる。但し、この場
合は、入力端子A1およびA2に“１”信号が供給
された際、出力端子B3から“０”信号が送出さ
れ、同期指令信号発生器３８から同期指令信号が
送出されている状態において同期検出器２４から
同期検出信号が送出された場合には、アナログス
イツチ３４が閉路して抵抗R3が積分器２８と並
列に挿入され、速応制御系が構成される。 また、上述の実施例における同期検出器２４
は、第６図に示すように比較器５８に置き換え、
位相差検出器２２の検出出力が所定の基準量以下
に低減した際出力を起生するよう構成しても同じ
作用が達成される。 さらに、第３図に示す実施例における微分器３
０を省き、第６図に示すように、抵抗R4を積分
器のコンデンサと直列に接続すると共に、この抵
抗R4と並列にアナログスイツチ６０を接続し、
かつ第５図に示す切換器５６を、第７図に示すよ
うに、NAND回路４０とエクスクルシブOR回路
４２，４４，４６，５４とNOT回路６２とから
構成した切換器６４に置き換えて、この切換器６
４の出力端子B2aをアナログスイツチ６０の操作
入力端子に接続しても、前述の実施例と同様の作
用を呈する。すなわち、切換器６４に同期指令信
号が供給された状態において、比較器５８から同
期検出信号が出力されない場合には、前述の実施
例と同様にアナログスイツチ２６は閉路し、アナ
ログスイツチ３２，３４は開路すると共に、アナ
ログスイツチ６０は閉路して抵抗R4は短絡され
ているが、比較器５８から同期検出信号が切換器
６４の入力端子A1に供給されると、アナログス
イツチ２６は開路し、アナログスイツチ３２，３
４が閉路すると共に、切換器６４の入力端子B2a
から出力端子B2と極性が反対の“１”信号がア
ナログスイツチ６０の操作入力端子に供給されて
アナログスイツチ６０が開路し、抵抗R4が挿入
されて速応制御系が構成される。 本発明装置によれば、負荷が支障なく追従し得
るような緩やかな速度でインバータを同期化する
ことができ、しかも同期完了後において同期基準
入力の位相が変動した場合には、この変動に速応
して位相を制御することができ、この種のインバ
ータ同期制御装置の性能の向上に資する効果が極
めて大きい。 以上、本発明の好適な実施例について説明した
が、本発明の精神を逸脱しない範囲内において
種々の設計変更をなし得ることは勿論である。
第１図は従来におけるインバータ同期制御装置
の構成を示すブロツク結線図、第２図は同時に特
許出願を行なつたインバータ同期制御装置の構成
を示すブロツク結線図、第３図は本発明に係るイ
ンバータの同期制御装置の一実施例を示すブロツ
ク結線図、第４図は第３図に示す本発明装置にお
ける切換器の一構成例を示す回路図、第５図は第
３図に示す本発明装置における切換器の別の構成
例を示す回路図、第６図は本発明装置の別の実施
例を示すブロツク結線図、第７図は第６図に示す
本発明装置における切換器の一構成例を示す回路
図である。 １０……無停電々源装置主回路、１２……整流
器、１４……インバータ、１６……蓄電器、１８
……負荷、２０……周波数差検出器、２２……位
相差検出器、２４……同期検出器、２６……アナ
ログスイツチ、２８……積分器、３０……微分
器、３２，３４……アナログスイツチ、３６……
切換器、３８……同期指令信号発生器、４０……
NAND回路、４２，４４，４６……エクスクル
シブOR回路、４８……電圧−周波数変換器、５
０……周波数設定信号発生器、５２……パルス分
配器、５４……エクスクルシブOR回路、５６…
…切換器、５８……比較器、６０……アナログス
イツチ、６２……NOT回路、６４……切換器。
の構成を示すブロツク結線図、第２図は同時に特
許出願を行なつたインバータ同期制御装置の構成
を示すブロツク結線図、第３図は本発明に係るイ
ンバータの同期制御装置の一実施例を示すブロツ
ク結線図、第４図は第３図に示す本発明装置にお
ける切換器の一構成例を示す回路図、第５図は第
３図に示す本発明装置における切換器の別の構成
例を示す回路図、第６図は本発明装置の別の実施
例を示すブロツク結線図、第７図は第６図に示す
本発明装置における切換器の一構成例を示す回路
図である。 １０……無停電々源装置主回路、１２……整流
器、１４……インバータ、１６……蓄電器、１８
……負荷、２０……周波数差検出器、２２……位
相差検出器、２４……同期検出器、２６……アナ
ログスイツチ、２８……積分器、３０……微分
器、３２，３４……アナログスイツチ、３６……
切換器、３８……同期指令信号発生器、４０……
NAND回路、４２，４４，４６……エクスクル
シブOR回路、４８……電圧−周波数変換器、５
０……周波数設定信号発生器、５２……パルス分
配器、５４……エクスクルシブOR回路、５６…
…切換器、５８……比較器、６０……アナログス
イツチ、６２……NOT回路、６４……切換器。
Claims (1)
- 【特許請求の範囲】 １ 同期基準入力とインバータ出力との位相差お
よび周波数差をそれぞれ位相差検出器および周波
数差検出器で検出し、これらの検出出力を積分器
により積分して得られた積分値に対応してインバ
ータ周波数設定値を補正し、この補正されたイン
バータ周波数指令信号に基づきインバータ出力を
同期基準入力と同期化するよう回路構成し、 インバータ出力が同期基準入力と同期したこと
を検出する同期検出器と、 同期基準入力の位相が変動した際同期基準入力
とインバータ出力との位相差に応じてインバータ
周波数設定値を補正し、インバータ周波数を制御
する前記積分器と共に比例積分調節回路を構成す
る微分器または比例積分調節器と、 前記同期検出器の検出出力の供給を受けた際前
記位相差検出器の検出出力を前記比例積分調節回
路へ供給するよう回路を切り換える切換器とを設
けることを特徴とするインバータの同期制御装
置。 ２ 同期基準入力とインバータ出力との位相差お
よび周波数差をそれぞれ位相差検出器および周波
数差検出器で検出し、これらの検出出力を積分器
により積分して得られた積分値に対応してインバ
ータ周波数設定値を補正し、この補正されたイン
バータ周波数指令信号に基づきインバータ出力を
同期基準入力と同期化するよう回路構成し、 前記位相差検出器の検出出力が所定の基準量以
下に低減した際インバータ出力が同期基準入力と
同期したことを検出して所定の出力を発生する比
較器と、 前記積分器の積分コンデンサに直列接続された
抵抗と、 前記抵抗に並列接続されたスイツチと、 前記比較器の出力に基づいて前記位相差検出器
の検出出力を前記積分器へ供給するよう回路を切
り換えると共に前記スイツチを開路する切換器と
を設けることを特徴とするインバータの同期制御
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6101479A JPS55154615A (en) | 1979-05-19 | 1979-05-19 | Synchronous control unit for inverter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6101479A JPS55154615A (en) | 1979-05-19 | 1979-05-19 | Synchronous control unit for inverter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55154615A JPS55154615A (en) | 1980-12-02 |
| JPS6364155B2 true JPS6364155B2 (ja) | 1988-12-09 |
Family
ID=13159041
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6101479A Granted JPS55154615A (en) | 1979-05-19 | 1979-05-19 | Synchronous control unit for inverter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS55154615A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6089793U (ja) * | 1983-11-22 | 1985-06-19 | 四国電力株式会社 | 交流・直流複合入力インバータエアコン |
-
1979
- 1979-05-19 JP JP6101479A patent/JPS55154615A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55154615A (en) | 1980-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5771161A (en) | Uninterruptable capability for an active power line conditioner | |
| JPS6277833A (ja) | 自励式変換装置の制御方法 | |
| JPS6364155B2 (ja) | ||
| US4058738A (en) | Method and circuit arrangement for starting up a converter having forced commutation with the correct phase | |
| JPS648531B2 (ja) | ||
| JPS60113630A (ja) | インバ−タ制御装置 | |
| JPS6364154B2 (ja) | ||
| JPS61109429A (ja) | インバ−タ制御回路 | |
| JPS5989537A (ja) | インバ−タの制御方式 | |
| JPH0357116Y2 (ja) | ||
| JPS6114737B2 (ja) | ||
| JP3077300B2 (ja) | 瞬時電圧低下補償装置 | |
| JP2993226B2 (ja) | 整流器 | |
| JPS6215013B2 (ja) | ||
| JPH06311650A (ja) | 無効電力補償装置 | |
| JPH0686560A (ja) | 自励式インバータ | |
| JPS6016828B2 (ja) | 電源装置 | |
| JPS59153426A (ja) | 自励式電力変換装置の運転方法 | |
| JPS63305800A (ja) | 同期機用励磁制御装置 | |
| JPH0429527A (ja) | 同期制御回路および制御方法 | |
| JPH0559671B2 (ja) | ||
| JPH04289741A (ja) | 直送バイパス回路の切り換え制御回路 | |
| JPH03265469A (ja) | インバータの並列運転方法 | |
| JPS60141132A (ja) | 定電圧定周波インバ−タ | |
| JPH03273867A (ja) | インバータ装置と他の電力系統との併入方法、インバータ装置 |