JPS6364185A - 携帯可能電子装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的コ 〈産業上の利用分野） 本発明は、たとえば不揮発性のデータメモリおよびＣＰ
Ｕ　（セントラル・プロセッシング・ユニット）などの
制御素子を有するＩＣ（集積回路）チップを内蔵した、
いわゆるＩＣカードと称される携帯可能電子装置に関す
る。

（従来の技術） 最近、新たな携帯可能なデータ記憶媒体として、不揮発
性のデータメモリおよび０９口などの制御素子を有する
ＩＣチップを内蔵したＩＣカードが普及し始めている。

このＩＣカードは、内部の制御素子もしくは外部装置に
より内蔵するデータメモリに記憶されるデータの管理を
行なうようになっている。

この種のＩＣカードへのアクセス方式として、データメ
モリを複数のエリアに分割し、そのエリアを対象とした
任意アクセスがあげられる。この場合、ＩＣカード内に
は対象エリアの先頭アドレスとエリアを構成するバイト
数などの特定情報があらかじめ登録されており、入力し
た命令データ中に対象エリア情報を付加することにより
、ＩＣカードは対象とするエリアの特定情報を探し、物
理的なアクセス情報に変換して処理を行なう。

ところで通常、ＩＣカードは、入力されたデータ列を制
御素子内のＲＡＭ（ランダム・アクセス・メモリ）上の
バッファ領域に一時的に保持しておき、処理を行なう。

ただし、このＲＡ　Ｍの容品からバッファ領域が限定さ
れてしまい、このバッファ領域の最大値が一度に伝送さ
れるデータ長の最大値となる。したがって、たとえばデ
ータ書込みの際には前記データ長以内のデータ列しか書
込めない。

（発明が解決しようとする問題点） 上記したように、一度の伝送によるデータ長が決まって
おり、書込み時の記憶データ列のデータ長の最大値が決
定されてしまっていた。

そこで、本発明は以上の欠点を除去するもので、記憶デ
ータ長および読出データ長が伝送データ長に依存せず、
よって冗長度の高いデータアクセスが可能となる携帯可
能電子装置を提供することを目的とする。

［発明の構成］ （問題点を解決するための手段） 本発明の携帯可能電子装置は、処理を行なうための命令
データにより、この処理が完結するか否かの判定を行な
い、完結しない場合には次の処理続行用の命令データを
受付ける状態となり、それを外部に知らせる。また、こ
のとき処理続行用の命令データを受付けると前の処理の
続きを行ない、これも完結するのか判定し、完結しない
場合には再び処理続行用の命令データ受付は状態となる
。また、上記判定で完結したと判定した際には処理続行
用の命令データ受付は不可の状態になり、それを外部に
知らせる。

（作用） データの書込時または読出時など、データを複数に分割
して伝送することができるため、記憶データ長および読
出データ長が伝送データ長に依存しない。したがって、
冗長度の高いデータアクセスが可能となる。

（実施例） 以下、本発明の一実施例について図面を参照して説明す
る。

第１８図は本発明に係る携帯可能電子装置としてのＩＣ
カードが適用される、たとえばホームバンキングシステ
ムあるいはショッピングシステムなどの端末装置として
用いられるカード取扱装置の構成例を示すものである。

すなわち、この装置は、ＩＣカード１をカードリーダ・
ライタ２を介してＣＰＵなどからなる制御部３と接続可
能にするとともに、１１１１１部３にキーボード４、Ｃ
ＲＴディスプレイ１ｉＨ５、プリンタ６およびフロッピ
ィディスク装置７を接続して構成される。

ＩＣカード１は、ユーザが保持し、たとえば商品購入な
どの際にユーザのみが知得している暗証番号の参照や必
要データの蓄積などを行なうもので、第１７図にその機
能ブロックを示すように、リード・ライト部１１、暗証
設定・暗証照合部１２、および暗号化・復号化部１３な
どの基本機能を実行する部分と、これらの基本機能を管
理するスーパバイザ１４とで構成されている。リード・
ライト部１１は、カードリーダ・ライタ２との間でデー
タを読出し、書込み、あるいは消去を行なう機能である
。暗証設定・暗証照合部１２は、ユーザが設定した暗証
番号の記憶および読出禁止処理を行なうとともに、ｉＩ
＠証番号の設定後にその暗証番号の照合を行ない、以後
の処理の許可を与える機能である。暗号化・復号化部１
３は、たとえば通信回線を介して制御部３から他の端末
装置へデータを送信する場合の通信データの漏洩、偽造
を防止するための暗号化や暗号化されたデータの復号化
を行なうものであり、たとえばＤＥＳ（Ｄａｔａ　　　
Ｅｎｃｒｙｐｔｉｏｎ　　５ｔａｎｄａｒｄ）など、充
分な暗号強度を有する暗号化アルゴリズムにしたがって
データ処理を行なう機能である。スーパバイザ１４は、
カードリーダ・ライタ２から入力された機能コードもし
くはデータの付加されたー能コードを解読し、前記基本
別能のうち必要な機能を選択して実行させる機能である
。

これらの諸機能を発揮させるために、ＩＣカード１は例
えば第１６図に示すように、制御□□部としての制御素
子（たとえばＣＰＵ）１５、データメモリ部としての記
憶内容が消去可能な不揮発性のデータメモリ１６、プロ
グラムメモリ１７、およびカードリーダ・ライタ２どの
電気的接触を得るためのコンタクト部１８によって構成
されており、これらのうち破線内の部分（制御素子１５
、データメモリ１６、プログラムメモリ１７）は１つの
ＩＣチップで構成されている。プログラムメモリ１７は
たとえばマスクＲＯ〜１で構成されており、前記各基本
機能を実現するサブルーチンを備えた制御素子１５のＩ
ＩＩ　＠プログラムが格納されている。

データメモリ１６は各種データの記憶に使用され、たと
えばＥＥＰＲＯＭで構成されている。

データメモリ１６は、たとえば第１３図に示すように複
数のエリアに分割されていて、これら各エリアはそれぞ
れ単一または複数のブロックに分割されており、このブ
ロックはある定められたバイト数で構成され、そのブロ
ックを単位として処理するようになっている。また、１
つのブロックは、性質情報（１バイト）と記憶データと
から構成されている。図示するように分割された各エリ
アにはそれぞれエリア番号〔００〜ＦＦＩが与えられて
いる。このうち、エリア［Ｏｏ］には、第１４図に示す
ように、エリア［０１〜ＦＦ］のそれぞれのブロック内
の記憶データのバイト数、エリアの先頭アドレスおよび
エリアの最終アドレスがエリア番号と対応して記憶され
ている。たとえばエリア［０１］の先頭アドレスはａａ
ａ番地、最終アドレスはｂｂｂ番地で、また１ブロック
当り６バイトで構成され、記憶データバイト数は１ブロ
ック当り５バイトであるといったように対応している。

そして、各エリアの先頭には、エリアにデータを書込ん
だ際、書込まれた最終ブロックの最終バイトのアドレス
（以下ポインタ情報とする）を記憶する領域がある。こ
こで、図中の斜線部分は各ブロックに対する性質情報が
記憶される箇所である。性質情報は、対応する記憶デー
タが有効か否かを示す識別子と、一連の記憶データ列が
複数ブロックに渡る場合、最終データが記憶されている
ブロックか否かを示す識別子が含まれている。第１５図
に性質情報のフォーマント例を示す。図示するように、
第６ビツト目はブロック内の記憶データが有効か否かの
識別子で、このビットが“１″ならば無効であることを
示し、ＩＩ　ＯＩＴであれば有効であることを示す。第
７ビツト目は一連データの最終バイトが含まれるブロッ
クか否かを示す識別子で、このビットが′１”ならば最
終バイトが含まれていないブロックであることを示し、
１１０　Ｎであれば含まれているブロックであることを
示す。なお、第Ｏないし第５ビツト目はダミービットで
ある。

次に、このような構成においてデータメモリ１６に対す
るデータ書込動作を第１図に示すフローチャートを参照
して説明する。データメモリ１６にデータを書込む際に
は第２図に示ずようなフォーマットを持つ書込み命令デ
ータを入力する。

この書込み命令データは、書込みｎ能コード、エリア番
号および記憶データから構成されている。

記憶データは、記憶すべきデータ列とそのデータ列を構
成するバイト数情報（以下データ列バイト数情報という
）とからなっている。定常状態では、カードリーダ・ラ
イタ２からの命令データ持ち状態となっており、このと
きカードリーダ・ライタ２から命令データが入力される
と、制御素子１５はまず命令データに含まれる機能コー
ドが書込用のものか否かをｉ　ｚｔする。、書込用のも
のであれば、ｉｌｌ　ｌｊＤ素子１５は命令データに付
加されているエリア番号をデータメモリ１６のエリア［
００〕から探し出す。見つからなければ、ｉｌｌ　１素
子１５は該当エリア無しを意味する応答データを出力し
、命令データ持ち状態に戻る。見つかれば、制御素子１
５はそれに対応した処理単位データを参照する。

さて、この記憶データをエリアに書込む際には、制御素
子１５はまずエリアの先頭にあるポインタ情報を参照し
、１始めるアドレスを確認する。次に、制御素子１５は
命令データ中のデータ列バイト数情報により、入力した
記憶データが全てエリアに書込めるか否かの判定を行な
う。この判定の結果、書込めないと判定すると、制御素
子１５はバイト数情報エラーを意味する応答データを出
力し、命令データ持ち状態に戻る。上記判定の結果、書
込めると判定すると、υ１１０素子１５はデータ列バイ
ト数情報と今回命令データ中に含まれているデータ列を
構成するバイト数のチェックを行なう。

このチェックの結果、前者の値が後者の値よりも小なる
場合、υＪＩＥ素子１５はバイト数情報エラーを意味す
る応答データを出力し、命令データ持ち状態に戻る。そ
れ以外の場合には前者の値から後者の値を引き、その結
果を残遥値として保持しておく。

次に、制御素子１５はデータ列バイト数情報を構成して
いるビット列の最上位ピットを１”にすることにより、
記憶データを一時無効状態にする。次に、制御素子１５
はこの記憶データを処理単位データ数ごとに分割し、こ
の分割したデータのそれぞれに性質情報を付加して記憶
する。このとき、先に保持された残暑値が「０」であれ
ば入力データを全て記憶し、さらに記憶されたデータ列
バイト数情報を構成しているピット列の最上位ビットを
“０”にすることにより、記憶データを有効状態にし、
記憶データ列中の最終バイトが含まれているブロックの
屋終アドレスをポインタ情゛報として記憶する。そして
、制御素子１５は書込み終了を意味する応答データを出
力し、命令データ持ち状態に戻る。一方、残ｍ１ｌｌｉ
がｒＯＪ以外であれば、制御！Ｉ素子１５は最終分割デ
ータのみ記憶せずに内蔵するＲＡＭ（ランダム・アクセ
ス・メモリ）に保持し、かつ内蔵する書込み継続受付は
フラグをセットし、次の未書込みブロックの先頭アドレ
スを記憶開始アドレスとして上記ＲＡ　Ｍに保持し、同
時に書込み継続受付けを意味する応答データを出力し、
命令データ待ち状態に戻る。

次に、継続書込動作について第３図に示すフローチャー
トを参照して説明する。継続書込みを行なう際には第４
図に示すようなフォーマットを持つ継続書込み命令デー
タを入力する。この継続書込み命令データは、継続書込
み機能コードと記憶データとから構成されている。継続
書込み命令データが入力されると、制御１１子１５はま
ず先の書込み継続受付はフラグを参照し、そのフラグが
セットされているか否かを確認する。その結果、書込み
継続受付はフラグがセットされていなければ、制御素子
１５はシーケンスエラーを意味する応答データを出力し
、命令データ待ち状態に戻る。Ｎ込み継続受付はフラグ
がセットされていれば、制御素子１５は入力した記憶デ
ータを構成するバイト数と先の残ｔｉｌｌをチェックす
る。このチェックの結果、前者の値が後者の値よりも大
なる場合、制御素子１５はバイト数情報エラーを意味す
る応答データを出力し、命令データ持ち状態に戻る。

それ以外の場合には後者の値から前者の値を引き、その
結果を新たな残ｍ値として保持しておく。

次に、制御素子１５は入力した記憶データの前に先にＲ
ＡＭに保持しておいた前回最終分割データを付加して新
たな記憶データを生成し、これを処理単位データ数ごと
に分割し、この分割したデータのそれぞれに性質情報を
付加する。そして、先にＲＡ〜１に保持した記憶開始ア
ドレスをもとにデータを記憶する。このとき、先に保持
した新規の残」値が「Ｏ」であれば、記憶データの全て
を記憶し、さらに先に記憶されたデータ列バイト数情報
の最上位ビットを“０″にし、記憶データ列中の最終バ
イトが含まれているブロックの最終アドレスをポインタ
情報として記憶する。そして、制御素子１５は書込み継
続受付はフラグをリセットし、自込み終了を意味する応
答データを出力し、命令データ待ち状態に戻る。一方、
残量値が「０」以外であれば、制御素子１５はＲｔ４分
割データのみ記憶せずに内蔵するＲＡＭに保持し、かつ
書込み継続受付はフラグをセットし、次の未書込みブロ
ックの先頭アドレスを記憶開始アドレスとして上記ＲＡ
Ｍに侃持し、同時に書込み継続受付けを意味する応答デ
ータを出力し、命令データ待ち状態に戻る。

このようにして、１回の伝送では書込みきれないデータ
列を記憶する。ただし、ブロックごとに記憶した際、付
加する性質情報のうち第７ビツト目を“０”にする。ま
た、特に残量値がｒＯＪとなった場合の最終分割データ
が記憶されるブロックには第７ビツト目および第６ビツ
ト目を共にＯ”にする。

すなわち、たとえば第５図（ａ）に示すような命令デー
タが入力されたとする。これは書込み命令データであり
、対象とするエリアは［０２ＦであるとＩＩする。エリ
ア［０２コの処理単位バイト数は４バイトである。まず
、入力した命令データ中のバイト数情報を抽出し、同時
にエリア［０２］の先頭に位置するポインタ情報を参照
し、記憶データが全て記憶できることを確認後、バイト
数情報の最上位ビットを“１パにする（第５図ｂ）。次
に、記憶データのバイト数とバイト数情報の値から残量
値をセットする（第５図Ｃ）。この場合、バイト数情報
が「１１」で、今回の記憶データのバイト数が「５」で
あるので残量値は「６」となる。次に、記憶データを処
理単位バイト数で分割しく第５図ｄ）、第５図（ｅ）に
示すようにエリア［０２１に記憶する。ただし、残量値
は「０」以外なので最終分割データは記憶しない。そし
て、次に書込むべきアドレスを保持し、書込み継続受付
はフラグをセットする。

この状態で、第５１（ｆ）に示すような継続書込み命令
データが入力されたとすると、この命令データ中の記憶
データ数をチェックし、よければ先の残量値と今回の記
憶データのバイト数により新たな残量値をセットする〈
第５図ｇ）。この場合、先の残量値は「６」で、今回の
記憶データのバイト数が「６」であるので新たな残ｍ値
はｒＯＪとなる。次に、先に保持しておいた前回最終分
割データと今回入力した記憶データとを合わせ（第５図
ｈ）、記憶データを処理単位バイト数で分割しく第５図
１）、先の書込むべきアドレスにより記憶してゆく〈第
５図ｊ）。このとき、残量値はｒＯＪになっているので
、バイト数情報の最上位ビットを“Ｏ″にし、かつ最終
アドレスをポインタ情報として記憶する。

次に、データメモリ１６に対するデータ読出動作を第６
図に示すフローチャートを参照して説明する。データメ
モリ１６に記憶したデータを読出す際には第７図に示す
ようなフォーマットを持つ読出し命令データを入力する
。この読出し命令データは、読出し機能コードおよびエ
リア番号から構成されている。定常状態では、カードリ
ーダ・ライタ２からの命令データ持ち状態となっており
、このときカードリーダ・ライタ２がら命令データが入
力されると、制御素子１５はまず命令データに含まれる
機能コードが読出用のものが否かを確認する。読出用の
ものであれば、制御素子１５は命令データに付加されて
いるエリア番号をデータメモリ１６のエリア［００コか
ら探し出す。見つからなければ、制御素子１５は該当エ
リア無しを意味する応答データを出力し、命令データ待
ち状態に戻る。見つかれば、！ｉｌｌ！ｌ素子１５はそ
れに対応した処理単位データを参照し、同時にエリアの
先頭アドレスおよび最終アドレスを内蔵するＲ　Ａ　Ｍ
に記憶しておく。さて、このエリア内のデータを読出す
際には、制御素子１５はまずエリアの先頭に位置するポ
インタ情報を参照する。その結果、このポインタ情報の
全ビットが１″であれば、制御素子１５はこのエリアに
は何も記憶されていないとｉｌ！し、未書込みエリアを
意味する応答データを出力し、命令データ待ち状態に戻
る。

一方、ポインタ情報の全ビットが１″でなければ、制御
素子１５はこのポインタ情報をもとにエリア内の最新デ
ータの先頭ブロックを認識する。

この先頭ブロックにはバイト数情報が記憶されているの
で、制御素子１５はこのバイト数情報を抽出してその値
をチェックし、データ列がエリアに存在できる値か否か
を調べる。その結果、存在できない不当な値だと判定す
ると、制御素子１５はバイト数情報エラーを意味する応
答データを出力し、命令データ持ち状態に戻る。存在で
きるような正当な値だと判定すると、制御素子１５は上
記抽出したバイト数情報を内蔵するカウンタの初期値と
してセットする。このとき、上記バイト数情報の最上位
ビットが“１”になっている場合、制御素子１５はこれ
に続くデータ列は無効データであると認識し、内蔵する
無効データ有りフラグをセットする。次に、制御素子１
５はバイト数情報の後に続くデータ列を１バイトずつ読
出し、内蔵するＲＡＭに記憶してゆく。この際、１バイ
ト読出すごとに上記カウンタを１つ減算する。ただし、
性質情報を読出す際にはカウンタは不変で、ＲＡＭにも
記憶しない。

このようにして、記憶データをカウンタが「０」になる
まで順次ＲＡ〜１内に記憶する。しかし、ＲＡＭの容量
が限られているため、カウンタがｒＯＪになる前にＲＡ
Ｍ内に記憶したデータ数がこの容量となった場合、制御
素子１５はこのカウンタ値と今回読出しデータの最終ア
ドレスを保持しておき、同時に内蔵する読出し継続受付
はフラグをセットする。そして、制御素子１５は読出し
継続受付けを意味する応答データにＲＡ〜１内のデータ
列を付加して出力し、命令データ待ち状態に戻る。一方
、カウンタ値がｒＯＪであれば、制御素子１５は無効デ
ータ有りフラグがセットされているか否かをチェックし
、セットされていなければ読出し終了を意味する応答デ
ータにＲＡＭ内のデータ列を付加して出力し、命令デー
タ持ち状態に戻る。無効データ有りフラグがセットされ
ていれば、制御素子１５は無効データを意味する応答デ
ータにＲＡＭ内のデータ列を付加して出力し、命令デー
タ待ち状態に戻る。

次に、継続読出動作について第８図に示すフローチャー
トを参照して説明する。１１Ｍ読出しを行なう際には第
９図に示すようなフォーマットを持つ継続読出し命令デ
ータを入力する。この継続続出し命令データは、継続読
出し機能コードおよびエリア番号から構成されている。

継続読出し命令データが入力されると、！＋１　制御素
子１５はまず先の読出し継続受付はフラグを参照し、そ
のフラグがセットされているか否かを確認する。その結
果、読出し継続受付はフラグがセットされていなければ
、制御素子１５はシーケンスエラーを意味する応答デー
タを出力し、命令データ持ち状態に戻る。

読出し継続受付はフラグがセットされていれば、制御素
子１５は先に保持しておいたアドレスとカウンタ値から
同様にカウンタを１つ減算しながらデータを読出し、Ｒ
ＡＭに記憶する。ただし、性質情報を読出す際にはカウ
ンタは不変で、ＲＡＭにも記憶しない。そして、カウン
タが「０」となった場合、制御素子１５は読出し継続受
付はフラグをリセットし、無効データ有りフラグがセッ
トされているか否かをチェックし、セットされていなけ
れば読出し終了を意味する応答データにＲＡＭ内のデー
タ列を付加して出力し、命令データ持ち状態に戻る。無
効データ有りフラグがセットされていれば、制ｍｓ子１
５は無効データを意味する応答データにＲＡＭ内のデー
タ列を付加して出力し、命令データ持ち状態に戻る。一
方、カウンタがｒＯＪとなる前にＲＡＭの容量が満たさ
れた場合、ｌ１ｌＩＩＩｌｌ素子１５はこのカウンタ値
と今回読出しデータの最終アドレスを保持しておき、同
時に読出し継続受付はフラグをセットする。そして、制
御素子１５は読出し継続受付けを意味する応答データに
ＲＡ　Ｍ内のデータ列を付加して出力し、命令データ待
ち状態に戻る。

すなわち、たとえば第５図（ｊ）のような状態のエリア
（エリアｒ０２Ｊ　）を対象に、第１０図（ａ）に示す
ような読出し命令データにより読出しを行なうものとす
る。ただし、ＲＡＭの容量は例えば８バイトであるとす
る。この場合、この命令データで読出されるデータ列は
第１０図（ｂ）のようなデータ列であり、かつバイト数
情報は１１バイトを示している。したがって、読出した
データ列をＲＡＭに記憶した状態においてカウンタは「
５」である。カウンタの値は「０」以外なので、読出し
継続受付けを意味する応答データとして、このデータ列
を付加して出力する（第１０図Ｃ）。次に、第１０図（
ｄ）に示すような継続読出し命令データが入力されると
、ＲＡＭ内には第１０図（ｅ）に示すようなデータ列が
記憶される。このとき、カウンタはｒＯＪになっている
ので、読出し終了を意味する応答データにこのデータ列
を付加して出力する（第１０図ｆ）。

次に、データメモリ１６に対するデータ消去動作を第１
１図に示すフローチャートを参照して説明する。データ
メモリ１６に記憶したデータを消去する際には第１２図
に示すようなフォーマットを持つ消去命令データを入力
する。この消去命令データは、消去礪能コードおよびエ
リア番号から構成されている。定常状態では、カードリ
ーダ・ライタ２かうの命令データ持ち状態となっており
、このときカードリーダ・ライタ２から命令データが入
力されると、υＩｙＡ素子１５はまず命令データに含ま
れる機能コードが消去用のものか否かを確認する。消去
用のものであれば、制御素子１５は命令データに付加さ
れているエリア番号をデータメモリ１６のエリア［００
Ｆから探し出す。見つからなければ、制御素子１５は該
当エリア無しを意味する応答データを出力し、命令デー
タ持ち状態に戻る。見つかれば、制御素子１５はエリア
の先頭アドレスを参照し、このエリアのポインタ情報を
確認する。その結果、このポインタ情報の全ビットが１
”であれば、制御素子１５はこのエリアには何も記憶さ
れていないと認識し、未書込みエリアを意味する応答デ
ータを出力し、命令データ持ち状態に戻る。一方、ポイ
ンタ情報の全ビットが“１”でなければ、制御素子１５
はこのポインタ情報の全ビットを“１”にし、消去終了
を意味する応答データを出力し、命令データ待ち状態に
戻る。

以上説明したＩＣカードは、書込あるいは読出処理を行
なうための命令データ（書込み命令データ、読出し命令
データ）により、この処理が完結するか否かの判定を行
ない、完結しない場合には次の処理続行用の命令データ
（継ＦＡ書込み命令データ、継続読出し命令データ）を
受付ける状態となり、それを外部に知らせる。また、こ
のとき処理続行用の命令データを受付けると前の処理の
続きを行ない、これも完結するのか判定し、完結しない
場合には再び処理続行用の命令データ受付は状態となる
。また、上記判定で完結したと判定した際には処理続行
用の命令データ受付は不可の状態になり、それを外部に
知らせる。これにより、データの書込時または読出時な
ど、データを複数に分割して伝送することができるため
、記憶データ長および読出データ長が伝送データ長に依
存しない。したがって、冗長度の高いデータアクセスが
可能となる。

なお、前記実施例では、制ｗＪ素子、データメモリおよ
びプログラムメモリが１つのＩＣチップで構成されてい
る場合について説明したが、必ずしも１つのＩ　Ｃ，チ
ップで構成されている必要はなく、別々のＩＣチップで
構成されていてもよい。

また、前記実施例では、携帯可能電子装置としてＩＣカ
ードを例示したが、本発明はカード状のものに限定され
るものでなく、たとえばブロック状あるいはペンシル状
のものでもよい。また、携帯可能電子装置のハード構成
もその要旨を逸脱しない範囲で種々変形可能である。

［発明の効果］ 以上詳述したように本発明によれば、記憶データ長およ
び続出データ長が伝送データ長に依存せず、よって冗長
度の高いデータアクセスが可能となる携帯可能電子８置
を提供できる。

【図面の簡単な説明】

図は本発明の一実施例を説明するためのもので、第１図
はデータ書込動作を説明するフローチャート、第２図は
書込み命令データのフォーマットを示す図、第３図は継
続書込動作を説明するフローチャート、第４図は継続書
込み命令データのフォーマットを示す図、第５図はデー
タ書込動作の具体例を説明する図、第６図はデータ読出
動作を説明するフローチャート、第７図は読出し命令デ
ータのフォーマットを示す図、第８図は継続読出動作を
説明するフローチャート、第９図は継続読出し命令デー
タのフォーマットを示す図、第１０図はデータ読出動作
の具体例を説明する図、第１１図はデータ消去動作を説
明するフローチャート、第１２区は消去命令データのフ
ォーマットを示す図、第１３図および第１４図はデータ
メモリの構成を示す図、第１５図は性質情報のフォーマ
ットを示す図、第１６図はＩＣ刀−ドに内蔵するＩＣチ
ップの構成を示すブロック図、第１７図はＩＣカードの
機能ブロックを示す図、第１８図はカード取扱装置の構
成を示すブロック図である。 １・・・・・・ＩＣカード（携帯可能電子装置）、２・
・・・・・カードリーダ・ライタ、１５・・・・・・υ
Ｉ１１］素子（制御部）、１６・・・・・・データメモ
リ（データメモリ部）、１７・・・・・・プログラムメ
モリ、１８・・・・・・コンタクト部。 出願人代理人　弁理士　鈴　江　武　彦第２図 第４図 （ａン 記憶データ 第５図 第５図 （ｂ） 第１１図 第１２図 第１４図 （０：含まれる　ｌ：含まれない） 第１５図 第１６図 第１７図 ÷ 第１８図

Claims (7)

【特許請求の範囲】
1. （１）データメモリ部と、このデータメモリ部に対して
   データの読出しおよび書込みを行なうための制御部とを
   有し、選択的に外部からの入出力を行なう携帯可能電子
   装置において、入力される第１の命令データにより処理
   を行なう手段と、この手段による処理が前記第１の命令
   データにより完結するか否かを判定し、この判定結果を
   外部に出力する手段とを具備したことを特徴とする携帯
   可能電子装置。
2. （２）前記判定により処理が完結しないと判定された場
   合、前記処理を続行するための第２の命令データを受付
   ける状態にするとともに外部に受付ける状態であること
   を出力し、この受付ける状態で前記第２の命令データが
   入力されると前記処理の続行を行なうことを特徴とする
   特許請求の範囲第１項記載の携帯可能電子装置。
3. （３）前記判定により処理が完結したと判定された場合
   、前記第２の命令データを受付け不可の状態にするとと
   もに外部に受付け不可の状態であることを出力し、この
   状態で前記第２の命令データが入力されると受付け不可
   の状態を意味する応答データを出力することを特徴とす
   る特許請求の範囲第２項記載の携帯可能電子装置。
4. （４）前記処理の続行を行なった際、前記第２の命令デ
   ータにより促された処理が完結しないと判定した場合、
   再び前記第２の命令データを受付ける状態にするととも
   に外部に受付け状態であることを出力することを特徴と
   する特許請求の範囲第２項記載の携帯可能電子装置。
5. （５）前記処理の続行を行なった際、前記第２の命令デ
   ータにより促された処理が完結したと判定した場合、前
   記第２の命令データを受付け不可の状態にするとともに
   外部に受付け不可の状態であることを出力することを特
   徴とする特許請求の範囲第２項記載の携帯可能電子装置
   。
6. （６）前記データメモリ部は消去可能な不揮発性メモリ
   である特許請求の範囲第１項記載の携帯可能電子装置。
7. （７）前記制御部はＣＰＵ（セントラル・プロセッシン
   グ・ユニット）である特許請求の範囲第１項記載の携帯
   可能電子装置。