JPS6366424B2 - - Google Patents
Info
- Publication number
- JPS6366424B2 JPS6366424B2 JP56098363A JP9836381A JPS6366424B2 JP S6366424 B2 JPS6366424 B2 JP S6366424B2 JP 56098363 A JP56098363 A JP 56098363A JP 9836381 A JP9836381 A JP 9836381A JP S6366424 B2 JPS6366424 B2 JP S6366424B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring pattern
- route
- fixed segment
- wiring
- fixed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
- G06F30/3953—Routing detailed
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Geometry (AREA)
- Evolutionary Computation (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56098363A JPS582042A (ja) | 1981-06-26 | 1981-06-26 | セグメント固定型ｌｓｉの配線パターン作成処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56098363A JPS582042A (ja) | 1981-06-26 | 1981-06-26 | セグメント固定型ｌｓｉの配線パターン作成処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS582042A JPS582042A (ja) | 1983-01-07 |
| JPS6366424B2 true JPS6366424B2 (2) | 1988-12-20 |
Family
ID=14217791
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56098363A Granted JPS582042A (ja) | 1981-06-26 | 1981-06-26 | セグメント固定型ｌｓｉの配線パターン作成処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS582042A (2) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6057992A (ja) * | 1983-09-09 | 1985-04-03 | 株式会社日立製作所 | 回路素子の配置接続決定方法 |
-
1981
- 1981-06-26 JP JP56098363A patent/JPS582042A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS582042A (ja) | 1983-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9563731B2 (en) | Cell boundaries for self aligned multiple patterning abutments | |
| JP4008629B2 (ja) | 半導体装置、その設計方法、及びその設計プログラムを格納したコンピュータ読み取り可能な記録媒体 | |
| KR100190182B1 (ko) | 반도체 레이아웃 방식 | |
| JPH06314692A (ja) | 集積回路におけるビア／接点被覆範囲を改善する方法 | |
| JP3762866B2 (ja) | 集積回路のレイアウトをコンピュータによって検証する方法および装置ならびに該方法の、集積回路を製造するための使用 | |
| US7392497B2 (en) | Regular routing for deep sub-micron chip design | |
| JPS6366424B2 (2) | ||
| JP3447673B2 (ja) | 半導体装置の設計方法及び半導体装置の製造方法 | |
| CN104050315B (zh) | 集成电路设计中的通孔嵌入 | |
| US6404664B1 (en) | Twisted bit line structure and method for making same | |
| JP2910734B2 (ja) | レイアウト方法 | |
| JP3740387B2 (ja) | 平坦化パターン自動生成方法 | |
| JP2001203272A (ja) | 半導体集積回路のレイアウト設計方法 | |
| JPH01295443A (ja) | 微細パターン形成方法 | |
| JPH10256255A (ja) | 半導体集積回路装置のパターン発生方法 | |
| JP2003273229A (ja) | 半導体集積回路装置 | |
| JPH06334157A (ja) | 集積回路とその製造方法 | |
| JP3105857B2 (ja) | 半導体集積回路装置のレイアウト方法及び半導体集積回路装置 | |
| JP2000114495A (ja) | よりビット線構造及び同構造を製作する方法 | |
| JPWO2001063673A1 (ja) | 半導体集積回路装置及びその製造方法 | |
| JP2002093915A (ja) | 半導体集積回路の設計方法およびその装置 | |
| JP2877003B2 (ja) | 自動配線経路決定方法 | |
| JPH07121600A (ja) | 配線経路処理方法 | |
| JP2986279B2 (ja) | 配線方法およびプリント基板設計システム | |
| JP2002299449A (ja) | 半導体集積回路設計方法及び半導体集積回路 |