JPS6367054A - シリアルデ−タの送信装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はシリアルデータの送信装置に関し、簡単な構成
でありながら高度な通信にも対応できる送信装置を提供
するものであり、特にマイクロプロセッサに好適な装置
を実現するものである。

従来の技術 従来からワンチップのマイクロプロセッサなどにおいて
多用されているシリアルデータの通信装置は、シフトレ
ジスタとシフトカウンタ、さらにはパンファレジスタに
よって構成され、その典型的な例が特公昭６０−５８４
８２号公報（以下、文献１と略記する。）に示されてい
る。

発明が解決しようとする問題点 ところで、前記文献１に示されるような装置はランダム
ロジック回路を中心に構成されるので、各回路ブロック
相互間の配線数も多く、回路構成が複雑になるだけでな
く、一度に大量のデータの通信を行う場合にはその処理
の多（をソフ１へウェアに頼らざるを得ず、より高度な
通信あるいは高速のデータ転送を行うためにはその都度
回路構成を変更する必要があった。

問題点を解決するための手段 前記した問題点を解決するために本発明のシリアルデー
タの送信装置では、送信クロックが供給されるカウンタ
と、並列データがデータバスから供給され、前記カウン
タの出力によってデ：、＋　−１’されたビット位置の
データが直列データとして送出されるメモリ手段と、ク
ロック端子に前記送信クロックが供給され、Ｄ端子に前
記直列データが供給されてその出力がシリアル出力端子
に送出されるＤフリップフロップを備えている。

作用 本発明では前記した構成によって、より簡単な構成で、
しかも汎用性に冨んだ通信装置を実現することができる
。

実施例 以下、本発明の一実施例について図面を参照しながら説
明する。

第１図は本発明の一実施例におけるシリアルデータの送
信装置をマイクロプロセッサに適用した場合の構成図を
示したものであり、シリアルクロック端子１０を介して
送信クロックが供給され、送信開始前にそのカウント値
が（１１１１）にプリセットされる４ピツ１〜のカウン
タ１００と、並列データがデータバス２００から供給さ
れ、前記カウンタ１００の出力によってデコードされた
ビット位置のデータが直列データとして送出されるラン
ダムアクセスメモリ３００と、クロック端子に前記送信
り１コツクが供給され、Ｄ端子にシリアルデータ出力端
子３２０を介して前記直列データが供給されてその出力
がインバータ６０１を介して前記シリアル出力端子２０
に送出される波形整形用のＤフリソプフ１゛）ツブ６０
０によって主要部が構成されている。また、前記カウン
タ１００の出力はＤフリソブフ１′１ツブ／１００のＤ
端子に供給され、前記Ｄフリップフロップ、１００の出
力信号が送信動作完了報知端子３ｏに供給されるととも
に、ＮＯＲゲート４０１および割り込み出力端子３１を
介してマイクロプロセソＩすに対する割り込み要求信号
となるように構成されている。さらに、リセット端子４
０、クリア端−ｊ’−５０はマイクロプロセッサのノン
ラッチ形式の出力ポートに接続されてソフトウェアによ
るリセット信号が供給され、割り込み禁止端子６０と送
信データのフレーム長選択端子７０はいずれもマイクロ
ブｒ、Ｉセソザのランチ形式の出力ポートに接続されて
それぞれソフトウェアによる割り込みコントロールと割
り込めタイミングの切り換えに利用されろ。また、前記
ランダムアクセスメモリ３００のシリアルデータ出力端
子３２０には波形整形用のＤフリップフロップ６００の
Ｄ端子が接続されている。なお、ランダムアクセスメモ
リ　３００に接続されるブロックセレクト端子８２には
前記ランダムアクセスメモリ３００の並列出力部をアク
ティブ状態にするためのセレクト信号が供給される。

以上のように構成された送信装置について、第１図の構
成図および第２図に示した主要部のタイミングチャート
をもとにその動作を説明する。

まず、第２図Ａはシリアルクロック端子１０に供給され
るクロック信号波形を示したものであり、第２図Ｂはリ
セット端子４０に供給されるリセット信号波形を示した
ものであり、第２図Ｃ，Ｄ、Ｅ。

Ｆはいずれもカウンタ１００の各ビットの出力信号波形
を示したものであり、第２図Ｇ、　ＨはそれぞれＡＮＤ
ゲート４０２、ＮＯＲゲーター　４０３の出力信号波形
を示したものであり、第２図■はＤフリップフロップ４
００の出力信号波形を示したものであり、第２図ＪはＤ
フリップフロップ６００によってシリアル出力端子２０
に送出されるシリアルデータの変化のもようを示したも
のである。

第１図に示した装置によってシリアルデータの送信を行
うには、第２図に示したように、あらかじめカウンタ１
００の状態を（１１１１）にするとともにＤフリップフ
ロップ４００をリセソＩ・しておき、データバス２００
からランダムアクセスメモリ３００に対して１６ビツト
または８ビットの送信データを書き込む。続いて、シリ
アルクロック端子１０に送信用のクロック信号を供給す
ればそのリーディングエツジが到来するごとにカウンタ
１００のカウント値が第２図Ｃ〜Ｆに示すように、（１
１１０）　。

（１１０１）　、　、　と変化していき、それに伴って
、１〕フリップフロップ６００のＤ端子に送出されるラ
ンダムアクセスメモリ３００のデータのヒラＩ・位置も
切り換えられていく。これによって、■）フリップフロ
ップ６００に供給されるクロック信号のリーディングエ
ツジが到来するごとに送信データがシリアル出力端子２
０に送出されていくが、カウンタ１００のカウント値が
［１１１１）になると、Ａ　Ｎ　＋１）ゲー１４０２の
出力レベルが１゛に移行し、第２図１に示したようにシ
リアルクロック端子１０に供給されるクロック信号のト
レイリングエツジにおいてＤフリップフロップ４００の
出力レベルが１゛に移行して割り込み出力端子３１に割
り込み要求信号が送出される。その結果、マイクロプロ
セッサは割り込み処理ルーチンを開始し、必要に応じて
データバス２００からランダムアクセスメモリ３００に
対して１６ビツトまたは８ビツトの送信データを再び書
き込み、続くデータの送信に備える。

なお、第１図および第２図からもわかるように、フレー
ム長選択端子７０のレベルが１゛になっているときには
データを１６ビツト分送信した時点でＤフリップフロッ
プ４００の出力が“１゛に移行するが、フレーム長選択
端子７０のレベルが０゛になっているときにはデータを
８ビット分送信した時点でＤフリップフロップ４００の
出力が１゛に移行する。

このようにして、第１図に示したシリアルデータの送信
装置では従来の装置と同じようにしてシリアルデータの
送信を行うことができるが、第１図の構成からもわかる
ように、従来の装置ではカウンタとシフトカウンタの両
方を必要としていたのに対して、本発明のシリアルデー
タの送信装置では、わずか４ビットのカウンタｌＯｏの
みによって１フレームが１６あるいは８ビツトのシリア
ルデータを送信することができる。それに伴って回路構
成が簡略化されるとともにランダムロジック回路の占め
る割合が少なくなり、ワンチップのＬＳＩを構成する際
にレイアラＩ・を行いやすく、生産工程におけるＬＳＩ
の検査にも適している。さらに、送信データをシフトレ
ジスタを介することなく、送信時には直接にランダムア
クセスメモリ３００から送出されるように構成している
ので、より高速に大量のデータを処理することもできる
。すなわち、第１図に示した実施例においてはランダム
アクセスメモリ３００の総ピッ］・数はＩ６ビソトであ
るので、送（ｔ　１−るデータの１）し・−ムが８ヒツ
ト構成であれば前記ランダムアクセスメモリ３００はダ
ブルバッファの機能を有していることになるが、■フレ
ームが１６ビツト構成のデータ送信する場合にはダブル
ハソファ機能を有さないので、１フレーム送信する度に
データバス２００との間で並列データを授受する必要が
ある。しかしながら、カウンタ１００とランダムアクセ
スメモリ３００のビット数を増加させることにより容易
に多段バッファ構成となり、これによってより多くの情
報を一挙に扱うことができ、高度な通信も可能となる。

さて、第３図はランダムアクセスメモリ３００の具体的
な構成例を示した回路結線図であり、単位メモリセルは
インバータ３０１と３ステートインバータ３０２によっ
て構成され、デコーダの一部を構成するＡＮＤゲート３
０３によってアクティブ状態にされる３ステートインバ
ータ３０６を介して単位メモリセルのデータが第１図の
シリアルデータ出力端子３２０に送出される。送信用の
シリアルクロック信号のリーディングエツジが到来する
とカウンタ１００のカウント値が更新されるので、デコ
ーダによって選択されるビット位置が変化するが、それ
までに選択されていたビット位置のメモリセルの出力が
第１図のＤフリップフロップＥｉＯＯを介してシリアル
出力端子２０に送出される。シリアルデータ出力端子３
２０に送出される信叶波形そのものはカウンタ１００の
各ビットの出力変化の遅れなどが起因してそのリーディ
ングエツジ近傍においてハザードを伴うが、前記Ｄフリ
ソプフ１コツプ６００を介することによって、ハザード
や波形なまりが除去された信号を得ることができる。ず
なわら、前記Ｄフリップフロップ６００はシリアル出力
信号の波形整形の機能を有していることになる。なお、
並列デーラダの書き込み時には３ステ−トハソファ３０
５がアクティブ状態となって、データバス２００からの
送信データがランダムアクセスメモリ　３００に転送さ
れる。

発明の効果 本発明のシリアルデータの送信装置は以トの説明からも
明らかなように、送信クロックが供給されるカウンタ１
００と、並列データがデータバス２００から供給され、
前記カウンタの出力によってデーＩ−ドされたビット位
置のデータが直列データとして送出されるメモリ手段（
実施例においてはランダムアクセスメモリ　３００を用
いているがラッチ形式のメモリであってもよい。）と、
クロック端子に前記送信クロックが供給され、Ｄ端子に
前記直列データが供給されてその出力がシリアル出力端
子に送出されるＤフリップフロップ６００を備えたこと
を特徴とするもので、簡単な構成で通信装置を実現する
ことができるとともに、本発明を適用することにより、
比較的容易に高度の処理が行える通信装置を得ることも
でき、大なる効果を奏する。

【図面の簡単な説明】

第１図は本発明の一実施例におけるシリアルデータの送
信装置の構成図、第２図は第１図の主要部のタイミング
チャート、第３図はランダムアクセスメモリの構成例を
示した回路結線図である。 ２０・・・・・・シリアル出力端子、１００・・・・・
・カウンタ、２００・・・・・・データバス、３００・
・・・・・ランダムアクセスメモリ。

Claims (1)

【特許請求の範囲】
1. 送信クロックが供給されるカウンタと、並列データがデ
   ータバスから供給され、前記カウンタの出力によってデ
   コードされたビット位置のデータが直列データとして送
   出されるメモリ手段と、クロック端子に前記送信クロッ
   クが供給され、Ｄ端子に前記直列データが供給されてそ
   の出力がシリアル出力端子に送出されるＤフリップフロ
   ップを具備してなるシリアルデータの送信装置。