JPS6367157B2

JPS6367157B2 -

Info

Publication number: JPS6367157B2
Application number: JP53071801A
Authority: JP
Inventors: Mikio Yanagawa
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1978-06-14
Filing date: 1978-06-14
Publication date: 1988-12-23
Also published as: JPS54163073A

Description

【発明の詳細な説明】本発明はカレンダ機能を備えた電子時計あるい
は小型電子式計算機等において、日曜日及び祝祭
日に対して休日表示を行うカレンダ情報表示方法
に関する。

電子時計あるいは計時機能付小型電子式計算機
の計時機能を有する小型電子機器では、計時機能
の延長として日付情報を得て表示し得るように構
成されたものが従来から実用化されている。ま
た、上記小型電子式計算機では、更に日付計算機
能を備えたものも実用化されており、任意の日か
ら所定日数前あるいは所定日数後が簡単に求めら
れ、表示されるようになされている。

しかして、オペレータがこの種の小型電子機器
を使用するに当つて、上記日付情報よりもむしろ
各種予定等のために１ケ月のカレンダを必要とす
るものであり、上記小型電子機器でカレンダをも
表示し得るようになされたものも種種考えられて
はいるが、これ等は単に１ケ月のカレンダを表示
し、高々日曜日である日を表示するにとどまり、
祝祭日等に対する考慮はなされていなかつた。

本発明は上記の点に鑑みてなされたもので、計
時機能を備えた小型電子機器において、少なくと
も１ケ月のカレンダ表示部を備え、表示すべき月
の日曜日及び祝祭日を休日として所定の表示形態
で表示すると共に日曜日と祝祭日が重なつた際に
翌日を休日表示することができるカレンダ情報表
示方法を提供することを目的とする。

以下図面を参照して本発明の一実施例を説明す
る。第１図は本発明を実施してカレンダー表示を
行う小型電子式計算機の外観を示すもので、ケー
ス本体１の上面にキーボード２及びデータ表示用
の表示窓３が設けられ、この表示窓３の内部に表
示装置４が配設されている。そして、上記キーボ
ード２には、数値データ入力用のテンキー及び演
算内容指定用のフアンクシヨンキーの他にカレン
ダを表示させるための「CAL」キー、年、月、
日あるいは月、日を入力する「DATE」キー、
上記カレンダとは異なる別カレンダをセツトする
ための「SET」キー、上記別カレンダをメモリ
から読出すための「REC」キーを備えている。

上記表示装置４は第２図に詳細を示すように例
えば液晶表示素子を用いて構成されるもので、置
数データ、演算結果、時刻データ等を表示するデ
ータ表示部５及びカレンダ表示部６からなつてい
る。上記データ表示部５は、例えば８桁の数字表
示体７₁〜７₈及びその上位桁方向の端部に形成さ
れる午前、午後の表示を行う「AM」，「PM」の
文字表示体８ａ，８ｂを備えている。また、カレ
ンダ表示部６は、データ表示部５の一側例えば下
側に31個の休日表示体９₁〜９₃₁が一列に形成さ
れ、各表示体９₁〜９₃₁の下側に１〜31の日付用
数値が印刷される。この場合、数値「29〜31」に
対する表示体９₂₉〜９₃₁には、液晶素子によるマ
スク用電極１０ａ〜１０ｃが形成され、月末の大
小に応じて表示体９₂₉〜９₃₁が選択的にマスクさ
れるようになつている。

第３図ａ，ｂは、上記表示装置４の電極構成を
示すもので、第３図ａは第１電極、第３図ｂは第
２電極の構成を示している。まず、第１電極つま
りセグメント電極の構成について説明すると、各
数字表示体７₁〜７₈は、日の字状セグメント電極
S₁〜S₇及び小数点電極S₈からなつている。そし
て、各数字表示体のセグメント電極S₁〜S₇、小数
点電極S₈、「AM」，「PM」の文字表示体８ａ，８
ｂ、休日表示体９₁〜９₃₁、マスク用電極１０ａ
〜１０ｃが第３図ａに示すように外部接続端子a₁
〜a₉，b₁〜b₉，c₁〜c₉，d₁〜d₈に接続される。

そして、第３図ａに示す各セグメント電極の裏
面には第３図ｂに示す第２電極つまりコモン電極
が形成される。数字表示体７₁〜７₈の各桁の日の
字電極は、それぞれ２つのコモン電極T₁，T₂に
分割される。そして、休日表示体９₁〜９₃₁及び
マスク用電極１０ａ〜１０ｃに対応するように１
つのコモン電極T₉が形成される。しかして、各
数字表示体７₁〜７₈の一方のコモン電極T₁と
「AM」の文字表示体８ａのコモン電極が一括し
て外部接続端子Ｘに接続される。また、数字表示
体７₁〜７₈の他方のコモン電極T₂と小数点コモン
電極T₃及び「PM」の文字表示体８ｂはコモン電
極は一括して外部接続端子Ｙに接続され、コモン
電極T₄は外部接続端子Ｚに接続される。

次に第４図により本発明の回路構成について説
明する。２１は計時クロツク及び各部の動作クロ
ツクを作成するための基準周波数発振器で、この
発振器２１の出力はタイミング信号発生部２２へ
送られると共に分周器２３へ送られる。この分周
器２３は発振器２１からの信号を分周して0.5秒
信号及び１秒信号を得ており、0.5秒信号はフラ
ツシング信号を得るステータスカウンタ２４へ入
力されると共にラツチ回路２５を介してROM
（リードオンリメモリ）アドレス部（ROMA）２
６へ入力される。そして、分周器２３から出力さ
れる１秒信号はラツチ回路２７を介してROMア
ドレス部２６へ入力される。上記ラツチ回路２
５，２７は、インストラクシヨンデコーダ２８か
らの信号によつてリセツトされる。また、上記タ
イミング信号発生部２２は、発振器２１から与え
られる信号を基準にしてt₁〜t₃の３相のタイミン
グ信号及びその他各種タイミング信号を発生する
もので、そのタイミング信号はインストラクシヨ
ンデコーダ２８及び各回路へ送られる。しかし
て、上記ROMアドレス部２６は各種制御プログ
ラムを記憶しているROM２９のアドレスを指定
するもので、ROMアドレス部２６には前記分周
器２３からの信号の他、前記キーボード２のキー
操作信号、後述する判断部からの判断信号J_L，J_H
等がアドレスデータとして入力されると共に
ROM２９から次アドレス（図示せず）及び
ROM２９あるいは後述するRAM（ランダムアク
セスメモリ）３０からジヤンプアドレスＶが入力
される。上記ROM２９は出力ライン２９ａ〜２
９ｄを備えており、出力ライン２９ａからは行ア
ドレスデータが出力されるもので、このアドレス
データによつてRAM（ランダムアクセスメモリ）
３０内の演算レジスタ及び被演算レジスタが指定
される。上記RAM３０は例えば第５図に示すよ
うに演算レジスタ、Ａ〜Ｄレジスタ、Ｓレジス
タ、Ｔレジスタ、Ｘ〜Ｚレジスタ、計時関連レジ
スタ、別カレンダメモリレジスタM₁〜M_oにより
構成される。そして、上記Ａレジスタには日曜
日、Ｂレジスタには祝祭日、Ｃレジスタには任意
に作成される別カレンダ、Ｄレジスタには今日及
び演算結果日、Ｘレジスタには年、月、日、Ｙレ
ジスタには基準からの日数及び月末の消す日、Ｚ
レジスタにはカレンダ表示データが夫々記憶され
る。また、Ｓレジスタ及びＴレジスタは演算デー
タ一時記憶用として使用される。

上記各種レジスタにより構成されるRAM３０
は、上記したようにROM２９の出力ライン２９
ａから出力される行アドレスによつて所定のレジ
スタが指定されるもので、この指定レジスタの列
アドレスは列アドレスコントローラ３１によつて
与えられる。この列アドレスコントローラ３１
は、ROM２９から出力ライン２９ｃを介して与
えられる列アドレスあるいは開始及び終了列アド
レスに従つて動作するもので、この列アドレスコ
ントローラ３１は上記RAM３０の他読込み制御
回路３２へ列アドレス制御信号を与える。また、
上記ROM２９の出力ライン２９ｂからは、数値
コードあるいはアドレスデータ等が出力されるも
ので、ROMアドレス部２６にジヤンプアドレス
Ｖを与えると共に、セレクタ３３を介して演算部
３４に数値コードを与える。さらに、上記ROM
２９の出力ライン２９ｄからは、各種インストラ
クシヨンが出力され、インストラクシヨンデコー
ダ２８へ送られる。このインストラクシヨンデコ
ーダ２８は、ROM２９から与えられる各種イン
ストラクシヨンをデコードし、読出し／書込み命
令Ｒ／Ｗ、データ表示指令Ｄ、カレンダ表示指令
Ｃ、各種演算指令OP、表示タイミング信号発生
指令CD、ラツチ回路２５，２７へのリセツト信
号、間接アドレス制御信号Ｉ等を出力する。この
インストラクシヨンデコーダ２８から出力される
読出し／書込み命令Ｒ／ＷはRAM３０へ送ら
れ、読出しあるいは書込みを指令する。RAM３
０に読出し命令が与えられて内部レジスタからデ
ータが読出されると、この読出しデータはセレク
タ３３を介して演算部３４へ送られ適宜演算処理
される。そして、この演算回路３４の出力は
RAM３０へ書込みデータとして入力されると共
に間接アドレス用のアドレスバツフア３５を介し
てRAM３０の行アドレス指定端子へ入力される
（なお、このアドレスバツフア３５は上記インス
トラクシヨンデコーダ２８から間接アドレス制御
信号Ｉが出力された際に読み込み動作を行い、そ
の出力をRAM３０の行アドレス指定端子へ入力
する）。上記演算部３４の出力は判断部３６によ
つてデータとキヤリーの有無が判断されており、
その判断出力J_L，J_HがROMアドレス部２６へ送
られる。また、上記演算部３４の出力は表示デコ
ーダ３７及びセグメントエンコーダ３８を介して
セグメント信号に変換され、表示データ用バツフ
ア３９₁〜３９₈へ一旦セツトされた後、組合せ論
理回路４０へ転送される。上記表示デコーダ３７
では表示データがデコードされる他小数点データ
がデコードされ、小数点バツフア４１に一時記憶
されて組合わせ論理回路４０へ転送される。ま
た、上記演算部３４から出力される情報のうち、
カレンダ情報は、パツフアレジスタ４２に一時記
憶された後、カレンダ情報用バツフア４３₁〜４
３₉を介して組合せ論理回路４０へ転送される。
上記表示データ用バツフア回路３９及びカレンダ
情報バツフア回路４３は、前記読込み制御回路３
２からの制御信号に従つて動作するもので、その
詳細は後述する。そして、上記組合せ論理回路４
０の出力は、ドライバ４４へ送られ、このドライ
バ４４により前記した表示装置４が駆動される。
上記組合せ論理回路４０及び表示装置４は第２電
極駆動回路４５から出力されるＸ，Ｙ，Ｚのタイ
ミング信号あるいは駆動信号に従つて動作する。
上記第２電極駆動回路４５はインストラクシヨン
デコーダ２８から動作開始信号CDが与えられる
ことによつて動作を開始する。

次に第６図により上記読込み制御回路３２、表
示データ用バツフア３９₁〜３９₈、カレンダ情報
用バツフア４３₁〜４３₉、組合せ論理回路４０の
詳細について説明する。読込み制御回路３２は、
列アドレスコントローラ３１から送られてくるア
ドレスデータをデコーするデコーダ５１及びこの
デコーダ５１の出力側に設けられるアンド回路５
２₁〜５２₈，５３₁〜５３₉からなつている。そし
て、上記アンド回路５２₁〜５２₈にはクロツクパ
ルスφ₁と共にインストラクシヨンデコーダ２８
からデータ表示指令Ｄが印加され、デコーダ５１
の出力に従つてアンド回路５２₁〜５２₈から表示
データ読込み用のタイミング信号φ_D0〜φ_D7が順次
出力されるようになつている。また、アンド回路
５３₁〜５３₉にはクロツクパルスφ₁と共にインス
トラクシヨンデコーダ２８からカレンダ表示指令
Ｃが印加され、デコーダ５１の出力に従つてアン
ド回路５３₁〜５３₉からカレンダ情報読込み用の
タイミング信号φ_C0〜φ_C8が順次出力されるように
なつている。

上記アンド回路５３₁〜５３₉から出力されるタ
イミング信号φ_C0〜φ_C8は、カレンダ情報用バツフ
ア４３₁〜４３₉へ読込み信号として送られる。こ
のカレンダ情報用バツフア４３₁〜４３₉は４３₈，
４３₉の２段が３ビツト構成で、その他は全て４
ビツト構成となつており、バツフア４３₁〜４３₈
の各ビツトが前記休日表示体９₁〜９₃₁に対応し、
４ビツト構成のバツフア４２を介して休日データ
がセツトされる。また、バツフア４３₉は「29」，
「30」，「31」日のマスク用電極１０ａ〜１０ｃに
対応し、上記バツフア４２を介してマスク用デー
タがセツトされる。また、上記アンド回路５２₁
〜５２₈から出力されるタイミング信号φ_D0〜φ_D7
は、表示データ用バツフア３９₁〜３９₈へデータ
読込み信号として送られる。この表示データ用バ
ツフア３９₁〜３９₈は、それぞれ７ビツト構成
で、セグメントデコーダ３８からセグメント電極
S₁〜S₇に対する信号が与えられる。

そして、上記表示データ用バツフア３９₁〜３
９₈及びカレンダ情報用バツフア４３₁〜４３₉の
出力は、組合せ論理回路４０へ送られる。この組
合せ論理回路４０は、トランスフアゲートにより
構成され、第２電極駆動回路４５からのＸ，Ｙ，
Ｚのタイミング信号により上記トランスフアゲー
トが開閉制御されて表示データ用バツフア３９₁
〜３９₈あるいはカレンダ情報用バツフア４３₁〜
４３₉の出力が選択され、表示装置４の各接続端
子a₁〜a₉，b₁〜b₉，c₁〜c₉，d₁〜d₈に対する信号
として出力され、ドライバ４４へ送出される。す
なわち、組合せ論理回路４０は、第３図の電極構
成図からも明らかなように出力a₁は31日の休日表
示用電極小数点電極S₈及びセグメントS₁と結線さ
れており、この夫々の電極の点灯タイミングは31
日の休日表示体９₃₁がＺ、小数点電極S₈がＹ、セ
グメントS₁がＸとなつている。第６図の組合せ論
理回路４０はこの関係に基づいているもので、セ
グメントS₁に対応するバツフア３９₁の出力は、
Ｘタイミングで開かれるトランスフアゲートを、
また、31の休日表示用信号を記憶するバツフア４
３₈の出力はＺタイミングのトランスフアゲート
を夫々介してワイアードオアされ、上記バツフア
３９₁又は４３₈の対応ビツトに“１”が記憶され
ているときはＸあるいはＺのタイミングでa₁に
“１”信号が出力され、ドライバ４４により所定
の駆動信号となつて表示装置４の端子a₁に印加さ
れる。なお、第６図では小数点については省略し
てある。同様に出力b₁は31日のマスク用電極１０
ｃ、セグメントS₂，S₃と結線されており、これら
は夫々Ｚ，Ｘ，Ｙのタイミングで点灯されるよう
になつている。従つて、組合せ論理回路４０では
上記の関係に基づきトランスフアゲートが設けら
れている。以下同様にして各出力に対するトラン
スフアゲートが設けられる。

次に上記のように構成された本発明の動作を第
７図のフローチヤートにより説明する。電源が投
入されると第７図のステツプＡに示すように
ROM２９の制御により、まず、表示及びキーサ
ンプリング状態となり、キー入力の有無を常にチ
エツクしている。一方、発振器２１から出力され
る基準周波数信号は、分周器２３で１秒周期の信
号に分周され、ラツチ回路２７を介してROMア
ドレス部２６へ入力される。この結果、ROMア
ドレス部２６によりROM２９のアドレスが新し
く指定されてステツプＢに示す計時処理が行われ
る。この計時処理が行われる際、インストラクシ
ヨンデコーダ２８からリセツト信号が出力されて
ラツチ回路２７がリセツトされる。上記ステツプ
Ｂの計時処理では、RAM３０内の計時レジスタ
に記憶されている現在時刻データを読出し、演算
部３４において秒データに＋１して再びRAM３
０に記憶させる。すなわち、上記の演算に際して
は、ROM２９の出力ライン２９ａからRAM３
０の計時関連レジスタ内の計時用レジスタを指定
する行アドレスを指定すると共にROM２９の出
力ライン２９ｃから列アドレスを出力し、列アド
レスコントローラ３１を介してRAM３０に列ア
ドレスを与える。この時インストラクシヨンデコ
ーダ２８からはRAM３０に読出し命令Ｒを与え
る。この結果ROM３０からは計時レジスタの内
容つまり列アドレスによつて指定される時刻デー
タが読出され、セレクタ３３を介して演算部３４
へ送られる。上記RAM３０に対する読出しは、
タイミング信号発生部２２から出力されるt₁ある
いはt₂のタイミングで行われる。また、上記
RAM３０から秒データが読出されるタイミング
で、ROM２９の出力ライン２９ｂより数値
「１」のコード信号が出力され、セレクタ３３を
介して演算部３４へ送られ、「秒データ＋１」の
演算が行われる。この演算部３４で行われた演算
の結果は、判断部３６において判断され、上記の
＋１秒動作によつて秒時刻が60秒に達すれば、判
断部３６の判断出力J_L，J_Hに従つてROM２９の
次のアドレスが指定され、この時ROM２９から
出力され制御指令に従つて分データへの桁上げ処
理、更にはその時の分データに応じて時データへ
の桁上げ処理が行われる。上記演算部３４で＋１
秒された時刻データは、再びRAM３０へ送ら
れ、タイミング信号発生部２２から出力されるt₃
のタイミングで、RAM３０内の計時レジスタに
書込まれる。このデータ書込み時にはROM２９
からRAM３０に計時レジスタを指定する行アド
レス及びその桁を指定する列アドレスが与えられ
ると共にインストラクシヨンデコーダ２８から書
込み命令Ｗが与えられる。また、上記計時処理が
行われた場合、判断部３６の出力により日替り信
号の有無が判定され、日替り信号が出力されなけ
れば前記表示及びキーサンプリングのステツプＡ
に戻る。しかし、日替り信号が出力されれば、
年、月、日計数の処理ステツプＣに進み、ROM
２９からの制御指令に従つてRAM３０の計時関
連レジスタ内の年、月、日記憶レジスタに対し
年、月、日、曜日等の日替り、曜日切換処理が行
われ、その後、上記ステツプＡに戻る。なお、上
記計時関連レジスタ内の年、月、日記憶レジスタ
は、仮想基準日（後述）から今日までの日数の形
態（この日数を求める式については後述）で日付
のデータを記憶している。

この表示及びキーサンプリングのステツプＡで
は、その時の表示モードに応じてカレンダ、日付
け、時刻、キー入力データ、演算結果等に対する
表示を行うと共にキー入力の有無を判定してお
り、キー入力が行われるとその操作キーに対応し
た処理ステツプにジヤンプする。すなわち、「０
〜９」のテンキーが操作された場合はステツプＤ
にジヤンプし、キー入力に応じた置数処理が行わ
れ、その後ステツプＡに戻る。

また、フアンクシヨンキーが操作された場合は
ステツプＥにジヤンプし、操作キーの内容に応じ
て四則算、日付計算等の演算処理を行い、ステツ
プＡに戻る。なお、このステツプＥで日付計算を
行つた場合は詳細に後述するカレンダ系の処理ス
テツプに進む。

別カレンダをセツトする「SET」キーを操作
した場合はステツプＦにジヤンプし、別カレンダ
を別カレンダメモリにセツトしてステツプＡに戻
る。

別カレンダを表示するために「REC」キーを
操作した場合はステツプＧにジヤンプし、別カレ
ンダメモリから記憶内容の読出しを行い、その後
ステツプＡに戻る。

日付けデータを入力するために「DATE」キ
ーを操作した場合はステツプＨにジヤンプし、置
数が有るか否かを判定し、置数が無ければステツ
プに進む。すなわち、このステツプに進んだ
時は「DATE」キーのみを操作した場合である
ので、今日のカレンダを表示させるために上記計
時関連レジスタ内の年、月、日記憶レジスタに記
憶されている日数を日数レジスタ（Ｙレジスタ）
にセツトし、その後詳細を後述するカレンダ系の
処理ステツプに進む。また、上記ステツプＨにお
いて置数有と判定された場合は、ステツプＪに進
み「DATE」キーの操作が３回目か否かを判定
する。「DATE」キーの操作が３回目に達してい
なければステツプＫに進んで年、月、日の日付け
データの入力処理（Ｘレジスタに入力）を行い、
ステツプＡに戻る。また、日付けデータを年、
月、日と全て入力して「DATE」キーが３回操
作された時はステツプＪの判定結果がYESとな
り、後述するカレンダ系の処理ステツプに進んで
カレンダ表示を行う。

カレンダ表示を行うための「CAL」キーを操
作した場合は、ステツプＬにより「DATE」キ
ーが操作された後か否かを判定する。カレンダ表
示を行う場合は、テンキー及び「DATE」キー
により表示するカレンダの年及び月を指定するの
で、「CAL」キーの前に「DATE」キーが操作さ
れていなければ、「CAL」キーの操作はノーフア
ンクシヨンとして処理され、ステツプＡに戻る。
「CAL」キーの前に「DATE」キーが操作されて
いれば休日表示の第１工程に移行し、まずステツ
プＭに進んでRAM３０内のＸレジスタに日デー
タとして「１」をセツトする。この時Ｘレジスタ
には最初のキー操作により表示すべきカレンダの
年及び月を指定するデータがセツトされている。
換言すれば、本実施例の場合年及び月のデータの
みを入力することによつて当該月のカレンダの表
示が可能となる様構成されているものである。そ
して、このステツプＭを終了すると次いでステツ
プＮに進み、上記Ｘレジスタにセツトされている
日付けを上記仮想基準日からその指定日までの日
数に変換してＹレジスタにセツトする。前記ステ
ツプＪで「DATE」キーの操作が３回目である
と判定された場合もこのステツプＮに進む。そし
て、このステツプＮの処理を終了するとステツプ
Ｏに進み、上記Ｙレジスタにセツトされた日数を
再び年、月、日に変換する。また、前記ステツプ
Ｅで日付け計算を行つた場合、あるいはステツプ
で上記仮想基準日から今日までの日数をＹレジ
スタにセツトした場合もステツプＯに進む。上記
ステツプＮ，Ｏは日数計算を行う場合等において
あり得ない日付けデータが入力された場合にその
データを補正するためのものである。例えば平年
において２月29日が指定された場合は、上記ステ
ツプＮ，Ｏの処理を行うことにより３月１日に日
付けが補正される。そして、これ等一連の処理を
終了すると次にステツプＰに進み、その指定月に
おける１日の日数（基準からの）を求めるために
Ｙレジスタに記憶している日数から指定日を減算
し、その結果に１日を加える。次いでステツプＱ
に進んで指定月の日曜日をセツトする。すなわ
ち、ステツプＰで求めた日数をまず数値「７」で
除算してその余りに基づく曜日を求める。例えば
1978年２月１日の場合であれば、日曜日から土曜
日までを「０」〜「６」の数値で割当てた場合に
余り「３」が求められ、２月１日の曜日が水曜日
であることが算出される。一方、RAM３０内に
設けられる日曜日記憶用の32ビツトのＡレジスタ
に予め最下位ビツトを基準として７ビツト毎に
“１”をセツトし、その内容を先に求めた曜日デ
ータに応じてシフトする。２月１日が上記したよ
うに水曜日であつた場合には、水曜日に示す値
「３」のビツト数だけＡレジスタの内容を下位方
向にシフトするか、あるいは「７―３」のビツト
数だけ上位方向にシフトする。この場合、Ａレジ
スタの各ビツトは下位ビツトを基準として休日表
示体９₁〜９₃₁に対応しており、Ａレジスタに７
ビツト毎に記憶されている“１”信号がＺレジス
タに移されて休日表示体９₁〜９₃₁が選択的に表
示駆動され、日曜日の位置が示される。次に祝祭
日セツトフローＲに進み、祝祭日がRAM３０内
のＢレジスタにセツトされると共にそのセツトデ
ータがＺレジスタに移されて休日表示体９₁〜９
₃₁が表示駆動され、祝祭日の表示が行われる。こ
のフローＲについては詳細を後述する。次いで別
カレンダセツトフローＳに進み別カレンダのセツ
ト処理を行う。上記別カレンダセツトフローＳの
処理を終了するとステツプＴに進んで「CAL」
キーが押されたか否かを判定し、「CAL」キーが
押されていれば、「年、月」のみの表示とするた
めにステツプＬに示すように日データ（Ｘレジス
タに記憶されている）をブランク処理し、ステツ
プＡに戻る。また、「CAL」キーが押されていな
ければステツプＶに進んで今日あるいは演算結果
の表示日に対するカレンダ情報、即ち休日表示体
９₁〜９₃₁の位置をＤレジスタにセツトし、ステ
ツプＡに戻る。

次に前記祝祭日セツトフローＲの詳細について
第８図により説明する。まず、RAのフローによ
り閏年を検出するための処理を行う。すなわち、
最初のステツプRA₁によりＸレジスタの６桁目及
び７桁目X₆，₇に入つている年データの下２桁を
一時記憶用のＴレジスタの６桁目及び７桁目
T₆，₇に入れ、続いてステツプRA₂により一時記
憶用のＳレジスタの６桁目S₆に数値「４」を入れ
る。次いでステツプRA₃に進み、Ｔレジスタの６
桁目及び７桁目T₆，₇からＳレジスタにセツトし
た値「４」を減算する。この減算動作は減算結果
が正となつている間は繰返し行い、減算結果が負
数となつた時点（判断部３６にて検出）で次のス
テツプRA₄に進む。このステツプRA₄では負数と
なつたＴレジスタのT₆，₇桁にＳレジスタの内容
「４」を加算し、ステツプRA₃の減算動作により
マイナスになつた分の補正を行う。以上のフロー
RAにより求めたＴレジスタの内容が閏年の判断
データとなり、後述するフローで使用される。

上記のフローRAの処理を終了すると、休日表
示の第２工程であるステツプRB，RCに移行す
る。まずフローRBに進み、月データに従つてア
ドレス分岐の処理を行う。まず、ステツプRB₁に
おいて年、月、日を記憶するＸレジスタの４桁目
X₄の内容、つまり月データ記憶部の上位桁の内
容が「０」か否かを判定する。すなわち、月デー
タの上位桁が「０」でなければ「10〜12」月、
「０」であれば「１〜９」月であると判定する。
そして、ステツプRB₁において月の上位データが
「０」であると判定された場合はステツプRB₂に
進み、Ｘレジスタの３桁目X₃の内容つまり月の
下位桁のデータをROMアドレス部２６へ送つて
１月〜９月に対するアドレスＡ〜Ｉを分岐させ
る。また、ステツプRB₁で月の上位データが
「０」でないと判定された場合はステツプRB₃に
進み、Ｘレジスタの３桁目X₃に記憶している月
の下位データと数値「１」とを比較してその大小
関係により「10〜12」月の判定を行う。すなわ
ち、X₃のデータが「１」より小さい場合は10月、
「１」に等しい場合は11月、「１」より大きい場合
は12月であると判定してそれぞれＪ，Ｋ，Ｌのア
ドレスに分岐させる。

次いで上記フローRBにより分岐されたアドレ
スに従つて指定月の祝祭日設定フローRCに入る。
現在日本国の祝祭日は第９図に示すように定めら
れており、１月では１月１日の元日、１月15日の
成人の日が設けられている。従つて１月の祝祭日
設定フローでは、まず、ステツプRC₁に示すよう
に祝祭日を記憶するＢレジスタのB₀桁（第１桁
目）に「１」（0001）を書込み、元日に対する祝
祭日をセツトする。このＢレジスタ及びその他の
各レジスタは１桁が４ビツト構成となつており、
Ｂレジスタの最下位桁B₀に「１」（0001）を書込
むことによつて最下位ビツトに「１」がセツトさ
れる。上記Ｂレジスタは各ビツトが下位桁から順
に休日表示体９₁〜９₃₁に対応しており、Ｂレジ
スタの最下位ビツトに「１」がセツトされた場
合、Ｚレジスタにデータが転送されることによつ
て、１日の休日表示体９₁が表示駆動される。次
いでステツプRC₂に進み、ＢレジスタのB₃桁（第
４桁目）に「４」（0100）を書込み、成人の日に
対する祝祭日をセツトする。上記B₃桁に「４」
（0100）を書込むとその桁内の３ビツト目、つま
りＢレジスタの最下位ビツトから15ビツト目に
「１」が書込まれ、15日に対応する休日表示体９
₁₅が表示駆動される。

２月の祝祭日設定フローでは、ステツプRC₃に
よりＢレジスタのB₂桁（３桁目）に「４」
（0100）を書込んで11ビツト目を「１」とし、２
月11日の建国記念日をセツトする。

３月は祝祭日として春分の日があるが、この春
分の日は第１０図に示すようにその年によつて移
動する。なお、その他、年によつて変動する祝祭
日としては秋分の日がある。しかして、上記春分
の日は、第１０図から分かるように西歴1924年か
ら1959年までは３月21日であつたが、1960年から
1978年の現在までは４年に１度、閏年の時に３月
20日となり、その他の年では３月21日となつてい
る。従つて今後もこの４年毎の変化が継続するも
のと仮定して３月の祝祭日設定フローでは春分の
日処理フローRC₄を設け、閏年では３月20日、平
年では３月21日に春分の日を設定するようにして
いる。なお、この春分の日の設定に関しては上述
の如く予め設けることなく、オペレータが各年毎
にセツトする様にしてもよく、これは秋分の日に
ついても同様である。

４月の祝祭日設定フローでは、ステツプRC₅に
よりＢレジスタのB₇桁（８桁目）に「１」
（0001）を書込んで29ビツト目を「１」とし、４
月29日の天皇誕生日をセツトする。

５月の祝祭日設定フローでは、ステツプRC₆に
示すようにＢレジスタのB₀桁（１桁目）に「４」
（0100）を書込んで３ビツト目を「１」とし、５
月３日の憲法記念日をセツトする。続いてステツ
プRC₇に進み、ＢレジスタのB₁桁（２桁目）に
「１」（0001）を書込んで５ビツト目を「１」と
し、５月５日のこごもの日をセツトする。

６月、７月、８月及び12月は祝祭日が無いの
で、祝祭日の設定は行われない。

９月の祝祭日には９月15日の敬老の日と秋分の
日があるが、この秋分の日は前記第１０図に示し
たように年によつてその日が移動する。この秋分
の日は第１０図から分かるように1947年以降は
1978年の現在まで、４年に１度だけ９月24日とな
り、その他の年は９月23日となつている。従つて
今後もこの４年毎の変化が継続するものと仮定し
て９月の祝祭日設定フローでは秋分の処理フロー
RC₈を設けてその処理を行つている。すなわち、
この処理フローRC₈では指定年（西歴年）を
「４」で除算し、その余りの数を判定して秋分の
日を９月23日あるいは９月24日に設定するように
している。そして、上記の処理フローを終了する
とステツプRC₉に進み、ＢレジスタのB₃桁（４桁
目）に「４」（0100）を書込んで、15ビツト目を
「１」とし、９月15日の敬老の日をセツトする。

10月の祝祭日設定フローではステツプRC₁₀に
よりＢレジスタのB₂桁（３桁目）に「２」
（0010）を書込んで10ビツト目を「１」とし、10
月10日の体育の日をセツトする。

11月の祝祭日の設定フローでは、まずステツプ
RC₁₁によりB₀桁（１桁目）に「４」（0100）を書
込んで３ビツト目を「１」とし、11月３日の文化
の日をセツトする。続いてステツプRC₁₂に進み、
ＢレジスタのB₅桁（６桁目）に「４」（0100）を
書込んで23ビツト目を「１」とし、11月23日の勤
労感謝の日をセツトする。

そして、上記祝祭日のセツトフロー（第２工
程）を終了すると、月末の調整フローRDに入
る。２月においては前記ステツプRC₃の処理を終
了した後、月末の調整フローRD内のステツプ
RD₁に進み、前記RAのフローで求めたＴレジス
タの６桁目T₆の内容が「０」か否か、つまりそ
の年が閏年であるか平年であるかを判定する。Ｔ
レジスタのT₆桁の内容が「０」であれば閏年で
あり、ステツプRD₂に進んで日数及び消す日を記
憶するＹレジスタのY₈桁に「６」（0110）を書込
む。このＹレジスタのY₈桁は第１〜第３ビツト
がマスク用電極１０ａ，１０ｂ，１０ｃに対応し
て設けられており、上記したように「６」（0110）
が書込まれると、その２ビツト目及び３ビツト目
が「１」となる。この結果、マスク用電極１０
ｂ，１０ｃが駆動され、30日及び31日の日付けが
マスクされて閏年の２月は29日までの表示とな
る。また、上記ステツプRD₁で平年であると判定
された場合は、ステツプRD₃に進んでＹレジスタ
のY₈桁に「７」（0111）を書込む。この結果、Ｙ
レジスタのY₈桁は１〜３ビツトに「１」がセツ
トされ、マスク用電極１０ａ〜１０ｃが駆動され
て29日、30日、31日の日付けがマスクされる。従
つて平年の２月は28日までの表示となる。

また、月末が30日の４月、６月、９月、11月の
場合は、祝祭日設定の処理ステツプあるいは前記
RBのフローからステツプRD₄に進みＹレジスタ
のY₈桁に「４」（0100）を書込んで、その桁の第
３ビツトに「１」をセツトする。この結果、マス
ク用電極１０ｃが駆動され、31日の日付けがマス
クされて月末が30日の表示となる。そして、上記
各ステツプRD₂，RD₃，RD₄を終了するとステツ
プRD₅に進む。また、フローRCにおいてRC₂，
RC₄，RC₇，RC₁₀の処理を終了した場合、及びフ
ローRBにおいて７月、８月、12月のアドレス分
岐された場合もステツプRD₅に進む。このステツ
プRD₅では日曜日を記憶するＡレジスタのA₇桁
の内容とＹレジスタのY₈桁の内容を加算して再
びＹレジスタのY₈桁に記憶させる。すなわち、
消すべき日を記憶しているＹレジスタのY₈桁の
内容を29日〜31日に対する日曜日を記憶している
ＡレジスタのA₇桁にオア加算する。このオア加
算の場合には、加算時に生じるキヤリーを切捨て
るようにし、上位ビツトへの繰上げ加算は行わな
い。上記ステツプRD₅はＡレジスタのA₇桁に記
憶している29日〜31日に対する日曜日データが消
すべき日、例えば小の月（月末が30日）の31日に
立つているのを消去するための前処理で、次のス
テツプRD₆において、ＡレジスタのA₇桁からＹ
レジスタのY₈桁の内容を減算することにより不
要な日曜日データを消去する。

以上のステツプで日曜日の設定を終了し、次に
休日表示の第３工程に入る。まずステツプRE₁に
よりＡレジスタに記憶している日曜日データをカ
レンダ情報記憶用のＺレジスタへオア加算する。
次いでステツプRE₂に進み、祝祭日の表示モード
か否かを判定する。上記祝祭日の表示モードはキ
ー操作によつて設定されるもので、祝祭日を表示
しない場合はそこで日曜日設定及び祝祭日設定の
処理フローを終了するが、祝祭日を表示する場合
にはステツプRE₃に進み、Ｂレジスタの内容とＺ
レジスタの内容とを加算し、その加算結果をＺレ
ジスタに記憶させる。このステツプRE₃の処理を
実行する際、Ｚレジスタにはすでに日曜日が設定
され、またＢレジスタには祝祭日が設定されてい
るため、これ等を加算することにより祝祭日と日
曜日が重ならない部分では夫々のビツト位置に
“１”が立ち、重なつた場合はキヤリーによつて
１ビツト上位（翌日）に“１”が書込まれる。次
いで休日表示の第４工程ステツプRE₄に進み、今
度はＢレジスタとＺレジスタの内容とをオア加算
する。このステツプRE₄では、前記ステツプRE₃
において、上位ビツトへキヤリーが上つて空白と
なつてしまつたＺレジスタのビツトに対し、Ｂレ
ジスタにセツトされている祝祭日をオア加算する
ことにより“１”をセツトする。上記RE₃，RE₄
のステツプを実行することにより、Ｚレジスタに
は日曜日データ及び祝祭日データがセツトされる
と共に日曜日と祝祭日が重なつた際には翌日の位
置に休日データがセツトされる。そして、このＺ
レジスタのセツト内容に従つて休日表示体９₁〜
９₃₁が表示駆動され、日曜日及び祝祭日に対する
休日表示が行われると共に日曜日と祝祭日が重な
つた際はその翌日つまり月曜日に対して休日表示
が行われる。

次にカレンダ表示を行わせる場合の詳細な動作
を第１１Ａ図、第１１Ｂ図により説明する。第１
１Ａ図、第１１Ｂ図は1978年１月のカレンダを表
示させる場合の第７図におけるステツプＬ以降の
各ステツプと各レジスタの内容を対比させた状態
図を示したものである。1978年１月のカレンダを
表示させる場合は、第１１Ａ図に示すように、
「１」「９」「７」「８」「DATE」「１」「DATE」
「CAL」の順にキー操作を行う。1978年１月がキ
ー操作により指定されると、Ｘレジスタには
「1978＝01−00」の日付けデータがセツトされる。
しかして、上記「CAL」キー操作されるとカレ
ンダ表示のフローに進み、まず、第７図で示した
ようにステツプＬにおいて「DATE」キーの操
作後か否かの判定が行われる。この場合には
「DATE」キーが操作されているので、ステツプ
Ｌの判定結果はYESとなり、ステツプＭに進ん
でＸレジスタの「日」の記憶桁に「１」をセツト
する。すなわち、このステツプＭにより１月１日
を指定し、その後ステツプＮに進んで西暦０年３
月１日の仮想基準日から1978年１月１日までの日
数「722406」を求めＹレジスタに記憶させる。す
なわち、上記ステツプＮでは、ａ＝年、ｂ＝月、
ｃ＝日として、ｂ≧３の場合はＸ＝〔365.25×ａ〕_cut ＋〔30.6×（ｂ−３）〕_5/4＋Ｃ ……(1) ｂ＜３の場合はＸ＝〔365.25×（ａ−１）〕_cut ＋〔30.6×（ｂ＋９）〕_5/4＋Ｃ ……(2) の式で日数Ｘを求めている。なお、上記(1)，(2)式
において、第１項では演算結果数の小数点以下の
切捨て〔cut〕を行い、第２項では演算結果数を
４捨五入〔5/4〕するようにしている。上記ステ
ツプＮにおいて日数を求めた後、ステツプＯに進
み、上記Ｙレジスタに記憶した日数から上記ステ
ツプＮとは逆の処理により年、月、日を求め、そ
の演算結果1978年１月１日を再びＸレジスタにセ
ツトし、前記したように有り得ない日等の入力を
修正する。次にステツプＰに進み、上記ステツプ
Ｎで求めた日数から指定日を減算し、さらに
「１」を加えて「１日」における日数を求める。
すなわち、ステツプＰで求めた日数から指定日を
減算するとその月の「０日」における日数となる
のでそれに「１」を加えて「１日」の日数とす
る。今回の処理ではもともと「１日」であるため
内容の変更はない。次いでステツプＱに進んで指
定月の日曜日を第７図で説明したようにしてＡレ
ジスタにセツトする。Ａレジスタには予め下位ビ
ツトを基準として７ビツト毎に“１”がセツトさ
れているので、このセツトデータを曜日データに
応じてシフトする。1978年１月１日の曜日データ
は日曜日「０」であるので、Ａレジスタの内容は
ものまま保持される。

次に祝祭日セツトの処理フローＲに進む。この
処理フローＲではまず、ステツプRA₁によりＸレ
ジスタに記憶されている年の下２桁の値「78」を
一時記憶用のＴレジスタのT₆，₇桁に転送する。
次にステツプRA₂で一時記憶用のＳレジスタのS₆
桁に「４」を書込み、ステツプRA₃においてＴレ
ジスタの内容「78」からＳレジスタの内容「４」
をその結果が「０」以下になるまで引き続ける。
この減算の結果、Ｔレジスタの内容は「−２」と
なつて次のステツプRA₄に進み、ＴレジスタにＳ
レジスタの内容「４」を加算する。この加算によ
りＴレジスタの内容は「２」となる。すなわち、
ステツプRA₃で引き過ぎた分をステツプRA₄で補
正し、その結果が「０〜３」の間に入るようにす
る。

次に第１１Ｂ図に示すステツプRB₁に進み、Ｘ
レジスタのX₄桁に記憶している月の上位桁が
「０」か否かを判定する。１月の場合は上位桁が
「０」であるので、ステツプRB₁の判定結果は
YESとなり、ステツプRB₂に進んで月の下位桁
X₃の内容「１」をROMアドレス部２６へ送り、
１月を指定するフローへジヤンプさせる。すなわ
ち、１月の場合はステツプRC₁へ進み、Ｂレジス
タのB₀桁（１桁目）に「１」（0001）を書込んで
１ビツト目に「１」をセツトし、元日に対する祝
祭日をセツトする。続いてステツプRC₂に進み、
ＢレジスタのB₃桁（４桁目）に「４」（0100）を
書込んで15ビツト目に「１」をセツトし、成人の
日に対する祝祭日をセツトする。

これ等の処理が終了すると、次にステツプRD₅
に進み、日曜日データを記憶しているＡレジスタ
のA₇桁の内容「１」（0001）とＹレジスタのY₈桁
の内容「０」（0000）とをオア加算し、その加算
結果「１」（0001）をＡレジスタのA₇桁に書込
む。続いてステツプRD₆においてＡレジスタの
A₇桁の内容「１」（0001）からＹレジスタのY₈桁
の内容「０」（0000）を減算し、その減算結果
「１」（0001）を再びＡレジスタのA₇桁に書込む。
なお、これ等のステツプRD₅，RD₆は上記した如
く小の月あるいは２月等の月末等の消すべき日に
相当する日曜日データを消す為のものであるが、
本実施例は１月の場合であるのでＡレジスタの内
容は何等変更されない。そして、次にステツプ
RE₁に進み、Ａレジスタに記憶している日曜日デ
ータをＺレジスタにオア加算する。次にステツプ
RE₂に進んで祝祭日表示モードか否かを判定し、
祝祭日モードであればステツプRE₃に進み、Ｂレ
ジスタに記憶している祝祭日データとＺレジスタ
に記憶している日曜日データとを加算し、その加
算結果をＺレジスタに記憶させる。このステツプ
RE₃によりＺレジスタには祝祭日と日曜日が重な
らない部分では夫々のビツト位置に“１”が書込
まれ、重なつた場合はキヤリーによつて１ビツト
上位（翌日）に“１”が書込まれる。即ち、1978
年１月の場合は元日及び１月15日の成人の日が日
曜日と重なつているので、Ｚレジスタの１ビツト
目及び15ビツト目が空白となり、その１ビツト上
位の２ビツト目及び16ビツト目に“１”が書込ま
れる。次いでステツプRE₄に進み、Ｂレジスタと
Ｚレジスタの内容とをオア加算する。このステツ
プRE₄ではステツプRE₃において上位ビツトへキ
ヤリーが上つて空白となつてしまつたＺレジスタ
の１ビツト目及び15ビツト目に対し、Ｂレジスタ
の祝祭日データをオア加算することにより“１”
をセツトする。以上によりＺレジスタには日曜日
データ及び祝祭日データがセツトされると共に日
曜日と祝祭日が重なつた際には翌日の位置に休日
データがセツトされる。

しかして、上記祝祭日セツトフローＲを終了す
ると、次に別カレンダセツトフローＳ（省略）を
実行し、更にステツプＴに進み、「CAL」キーが
操作されているか否かを判定する。この場合には
「CAL」がキー操作されているのでステツプＵに
進み、日をブランクしてＸレジスタの内容を「78
―01」とし、ステツプＡに戻る。そして、このス
テツプＡで第１２図に示すようにデータ表示部５
に78年１月を示す「78―01」の表示を行うと共に
カレンダ表示部６に78年１月の日曜日及び祭日の
表示を行う。この場合1978年１月では、上記した
ように元日及び１月15日の成人の日が目曜日と重
なつているため、日曜日を示す休日表示体９₁，
９₈，９₁₅，９₂₂，９₂₉と共に休日表示体９₂，９₁₆
が表示駆動され、月曜日である２日及び16日が休
日として表示される。

なお、上記動作の説明に於ては本実施例に用い
られているROM２９内に格納されるべきマイク
ロプログラムを、その動作順に従うフローチヤー
トの形で記述し説明したが、このフローチヤート
に記載された動作がその命令に対応するマイクロ
プログラムの格納されているROM２９の制御の
もとに、インストラクシヨンデコーダ２８、列ア
ドレスコントローラ３１等が応動し、RAM３０
演算部３４及び判断部３６等の各回路が動作する
ことによつて第１１Ａ，Ｂ図に示される如くの各
レジスタ状態、更には第１２図に示される如くの
表示状態となることは当業者にとつては容易に理
解されるところであろう。

また、前記実施例では、日付け用の「１」〜
「31」までの数字を印刷して表示するようにした
が、その他例え第１３図に示すように「１」〜
「31」の表示電極を設け、液晶表示素子を用いて
日付けを表示するようにしても良い。この場合、
「１」〜「28」の表示電極は外部接続端子d₉から
入力する信号により一括して表示駆動し、「29」
〜「31」の表示電極は外部接続端子b₂，d₁，b₁か
ら入力する信号により選択的に表示駆動して月末
の日付けを指定月に対応させる。

さらに、前記実施例では日付け表示を横方向の
一列で表示するようにしたが、その他例えば第１
４図ａ，ｂに示すように、現在一般に使用されて
いる七曜表と同様にマトリクス状のカレンダ構成
としても良いことは勿論である。上記第１４図ａ
は日付け順位を横方向に設定した場合、第１４図
ｂは日付け順位を縦方向に設定した場合の例を示
したものである。

加えて前記実施例では、祝祭日を示す表示体を
点灯することによつて休日の表示を行うようにし
たが、祝祭日はフラツシングによつて表示するこ
とも可能であり、また、日曜日と祝祭日を夫々異
なる表示例えばフラツシング間隔を変えることに
よつて日曜日と祝祭日とを区分表示することも可
能である。更にまた、第１３図のものにあつては
日付け表示体そのものをフラツシングさせること
も可能である。

以上述べたように本発明によれば、カレンダ機
能を備えた小型電子機器において、上述した休日
表示の各工程を処理することによりカレンダには
日曜日と共に日曜日以外の祝祭日を休日として表
示できると共に日曜日と祝祭日が重なつた場合に
はその翌日を休日として表示することができる。
すなわち、実際のカレンダと全く同じカレンダを
表示することができるものであり、従つて例えば
会議、旅行等の各種予定を立てる場合に極めて有
効である。また、日曜日と祝祭日が重なつた場合
の翌日の日付を、「１」から「31」の１ケ月分の
日付に対応する少なくとも「31」ビツトの記憶容
量を有し対応ビツトに日曜日情報を記憶した第１
のレジスタと、同様の記憶容量を有し対応ビツト
に祝祭日情報を記憶した第２のレジスタとを各ビ
ツト同志加算して得られるキヤリー信号を上位ビ
ツトに付加するのみで算出できるので、簡単な回
路構成で短時間で算出できる。

【図面の簡単な説明】

第１図ないし第１２図は本発明の一実施例を示
すもので、第１図は外観斜視図、第２図は表示装
置部分の詳細を示す正面図、第３図ａ，ｂは表示
装置の表示電極の構成及び接続関係を示す図、第
４図は全体の回路構成を示すブロツク図、第５図
は第４図におけるRAMのレジスタ構成図、第６
図は第４図における読込み制御回路、表示データ
用バツフア、カレンダ情報用バツフア、組合せ論
理回路の詳細を示す回路構成図、第７図は各操作
キーに対応する動作内容を示すフローチヤート、
第８図は祝祭日をセツトするための詳細な動作を
示すフローチヤート、第９図は日本国の祝祭日を
示す図、第１０図は日本国の春分の日と秋分の日
の過去のデータを示す図、第１１Ａ図及び第１１
Ｂ図は1978年１月のカレンダを表示させる場合の
処理ステツプと各レジスタの内容を対比させた状
態図、第１２図は表示装置のカレンダ表示例を示
す図、第１３図は本発明の他の実施例を示すカレ
ンダ表示部分の電極構成図、第１４図ａ，ｂはさ
らに本発明の他の実施例におけるカレンダ構成例
を示す図である。２…キーボード、３…表示窓、４…表示装置、
５…データ表示部、６…カレンダ表示部、９₁〜
９₃₁…休日表示体、１０ａ〜１０ｃ…マスク用電
極、２１…発振器、２６…ROMアドレス部、２
９…ROM（リードオンリメモリ）、３０…RAM
（ランダムアクセスメモリ）、３９₁〜３９₈…表示
データ用バツフア、４３₁〜４３₉…カレンダ情報
用バツフア。

Claims

【特許請求の範囲】１カ月分の日付に対応する少なくとも「31」ビ
ツトの記憶容量を有する第１と第２のレジスタを
備え、この夫々のレジスタに日曜情報、祝祭日情
報を書込み、この情報により休日表示を行う小型
電子機器のカレンダ表示方法において、カレンダ表示月の第１日目の曜日算出結果より
定まる日曜情報を上記第１のレジスタに書込む第
１工程と、カレンダ表示月固有の祝祭日情報を上記第２の
レジスタに書込む第２工程と、上記各工程で得られた第１、第２のレジスタの
各日付に対応するビツト同志を加算すると共に、
該加算によるキヤリー信号を上位の日付に対応す
るビツトに書込む第３工程と、上記第３工程で得られた加算結果と上記第２の
レジスタの内容とをオア加算する第４工程を有し
日曜日と祝祭日が重なつた場合にその翌日を休日
表示することを特徴とるカレンダ情報表示方法。