JPS6367380B2 - - Google Patents

Info

Publication number
JPS6367380B2
JPS6367380B2 JP54109170A JP10917079A JPS6367380B2 JP S6367380 B2 JPS6367380 B2 JP S6367380B2 JP 54109170 A JP54109170 A JP 54109170A JP 10917079 A JP10917079 A JP 10917079A JP S6367380 B2 JPS6367380 B2 JP S6367380B2
Authority
JP
Japan
Prior art keywords
network control
control processor
clock signal
loop
signal line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54109170A
Other languages
English (en)
Other versions
JPS5634260A (en
Inventor
Minoru Hatada
Kunio Hyama
Koichi Ihara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP10917079A priority Critical patent/JPS5634260A/ja
Publication of JPS5634260A publication Critical patent/JPS5634260A/ja
Publication of JPS6367380B2 publication Critical patent/JPS6367380B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/42Loop networks
    • H04L12/437Ring fault isolation or reconfiguration

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Small-Scale Networks (AREA)

Description

【発明の詳細な説明】 この発明はループ状ネツトワークシステムにお
ける障害制御方式、特に障害検知信号をネツトワ
ーク内の全プロセツサに一斉に送る方式に関する
ものである。
ネツトワークシステムのなかに、第1図に示す
ごとき、複数のホストプロセツサ10〜15が、
夫々、ネツトワーク制御用プロセツサ20〜25
を介してループ状のデータ信号線3に接続され、
同様にループ状に接続されたクロツク信号線4の
クロツク信号によりデータ伝送をおこなう同期式
伝送システムがある。
このようなシステムにおいて、あるプロセツサ
で異常を生じた場合、その影響はそのプロセツサ
だけにとどまらず、同一ループ内の他のプロセツ
サにも影響を与える。そこで異常が生じた場合、
何らかの手段によつて同一ループ内のすべてのプ
ロセツサに一斉にこれを通知して、障害回復処理
を行なう必要がある。
この発明の目的は、上述したごとき同期式のル
ープ状ネツトワークシステムにおいて、あるプロ
セツサでの障害発生をループ内の他のすべてのプ
ロセツサに一斉に通知しうる障害制御方式を提供
することにある。
この発明の特徴とするところは、複数のホスト
プロセツサと、それらの各々に接続されるネツト
ワーク制御用プロセツサと、前記ネツトワーク制
御用プロセツサをループ状に接続するデータ信号
線とクロツク信号線とからなるループ状ネツトワ
ークシステムにおいて、前記ネツトワーク制御用
プロセツサのうちのあるものが障害を検知したな
らば、そのネツトワーク制御用プロセツサから前
記クロツク信号線に送出するクロツク信号を、一
定時間、所定のレベルに維持するようにしたこと
にある。
以下、図を参照して説明する。
第2図はこの発明の実施例になるネツトワーク
制御用プロセツサの構成を示す。但し、図にはこ
の発明にかかる部分のみが示され、ネツトワーク
制御用プロセツサとしての他の機能を遂行する部
分は省略されている。また、この図は、4つのノ
ードを有するループ状ネツトワークシステムにつ
いてのものであり、したがつて4つのネツトワー
ク制御用プロセツサNCP0〜NCP3が示され、そ
のうちの2つのもの(NCP0およびNCP1)のみ
につき詳細構成が示されている。
図において、03は各ネツトワーク制
御用プロセツサNCP0〜NCP3内のリセツト信号
線を示す(なお、後述の説明においては、リセツ
ト信号自体を示す場合もある)。A0〜A5はワンシ
ヨツト回路(以下、単にワンシヨツトと称す)を
示し、夫々は、T0〜T5の時定数を有する。31,
32はインバータ、33,34,35,36はオ
アゲート、37,38はインヒビツトゲート、3
9,40はアンドゲートを示す。
第2図示構成の動作を説明する前に、より良き
理解のために、上記構成において使用されている
ワンシヨツトの動作を、第3図を参照して説明す
る。
第3図イは上記のワンシヨツトの構成を示し、
A,Bは入力端子、Qは出力端子である。このワ
ンシヨツトはTなる時定数を有するものとする。
第3図ロには、入出力関係のいくつかの例が示さ
れている。まず、A端子の入力が低レベルにある
とき、B端子に高レベル入力が入ると、Q端子は
入力の立ち上り時点よりT時間だけ高レベルとな
る。同様に、A端子入力が低レベルの場合に、B
端子に高レベル入力が入りQ端子出力が高レベル
に保たれているT時間内に、再びB端子に高レベ
ル入力が入ると、Q端子出力の高レベルが、最後
のB端子入力の立ち上り時点からT時間まで接続
する。また、B端子への高レベル入力により、Q
端子の高レベル出力が接続している間に、A端子
に高レベル入力が入ると、それ以後にB端子に入
る高レベル入力はすべて無視され、A端子の高レ
ベル入力が入る直前のB端子の高レベル入力の立
ち上りからT時間後に、Q端子出力は低レベルに
戻る。
次に、第4図に示す各信号のタイムチヤートを
参照して、第2図示構成の動作を説明する。
ネツトワーク制御用プロセツサNCP0において
障害検知信号Io0が発生したとする。この場合、
上記障害検知信号Io0は瞬時的なものではなく、
後述するネツトワーク制御用プロセツサNCP0
らの障害発生信号がループを1巡する間は高ルー
プ状態(ON状態)にあるものとする。この信号
Io0はワンシヨツトA0のB端子に入力される。こ
れにより、ワンシヨツトA0のQ端子出力A0Qは、
信号Io0の立ち上りから時間T0の間、高レベル出
力となる。ワンシヨツトA1の端子出力A1は、
前記出力A0Qが低レベルの間、アンドゲート3
9、オアゲート33を介してB端子に与えられク
ロツクパルスCLK0により、低レベル(A1Qは、
高レベル)を保持している。前記出力A0Q、すな
わちワンシヨツトA1のA端子入力が高レベルに
なると(第4図)、A0Qが立ち上る直前の
CLK0の立ち上りからT1時間後にA1Qは高レベル
(A1Qは低レベル)となる()。そして、A0Qの
立ち上り()の直後のCLK0の立ち上り()
で、A1は低レベルとなる()。
ワンシヨツトA2のQ端子出力A2QはA1の立
ち上り()より、T2時間の間、高レベルとな
る()。この出力A2Qがインバータ31を経て、
ネツトワーク制御用プロセツサNCP0のリセツト
信号0となる()。A2QとCLK0とはオアゲ
ート34により合成され、信号TxC0()とし
て、次のネツトワーク制御用プロセツサNCP1
送られる。この信号は、ネツトワーク制御用プロ
セツサNCP1において、信号RxC1として受信され
る。
ネツトワーク制御用プロセツサNCP1では、障
害信号パルスIo1が低レベルのため(ここでは障
害が検知されていないとして)、ワンシヨツトA3
のQ端子出力A3Qは低レベルに保持されている。
また、Io1が低レベルのため、ネツトワーク制御
用プロセツサNCP0から送られてきた信号TxC0
(すなわちRxC1)は、インヒビツトゲート38、
オアゲート35を通して、ワンシヨツトA4のB
端子に入力される。
ワンシヨツトA4は、通常、RxC1(TxC0)の入
力パルス(すなわち、それは、ワンシヨツトA2
の出力A2Qが低レベルの間はクロツクパルス
CLK0である)の立ち上りで、毎回T4の時定数で
ワンシヨツト動作している。しかし、RxC1(Tx
C0)の立ち上りが無くなる()と、最後のパ
ルス立ち上りからT4時間後に、その出力A4
高レベルに保持される()。RxC1(TxC0)が再
び変化を始めると、A4はその最初のパルスの
立ち上りで低レベルとなる()。ワンシヨツト
A5のQ端子出力A5Qは、前述のA2Qの場合と同
様に、A4の立ち上りからT5時間の間、高レベ
ルとなり、インバータ32を経て、ネツトワーク
制御用プロセツサNCP1のリセツト信号線1
となる()。
以後、ネツトワーク制御用プロセツサNCP2
よびNCP3も、上述と同様の動作を行なう。そし
て、ネツトワーク制御用プロセツサNCP3のTxC3
信号は、ネツトワーク制御用プロセツサNCP0
RxC0信号として与えられる。しかし、ネツトワ
ーク制御用プロセツサNCP0のIo0信号が高レベル
にあるため、RxC0はインヒビツトゲート37で
阻止され、ワンシヨツトA1に与えられることは
ない。したがつて、A1は高レベルに保持され
る。すなわち、ネツトワーク制御用プロセツサ
NCP0から送信された障害発生信号は、ループ状
のクロツク信号線のレベルを一定時間だけ高レベ
ルに保持するという形で、一巡してくるが、ネツ
トワーク制御用プロセツサNCP0で再び検出され
ることはない。
次に、上述した各ワンシヨツトに与えるべき時
定数について説明する。各ネツトワーク制御用プ
ロセツサは同様に構成される。したがつて、T0
=T3、T1=T4、T2=T5のごとく選ばれる。ネツ
トワーク制御用プロセツサNCP2およびNCP3
おいても同様である。各時定数は次のごとく選定
される。
T0(T3);第1段ワンシヨツト回路の時定数。
これは、第2段ワンシヨツト回路の端
子出力を高レベルに戻すため、T1+t
以上に設定される。但し、tはクロツク
パルスの周期である。上記実施例におい
ては、3tに選ばれている。
T1(T4);第2段ワンシヨツト回路の時定数。
クロツクパルスの抜けを検出するための
ものである。1tではノイズの影響で誤動
作することがあるため、上記実施例で
は、余裕を見て、2tに設定している。
T2(T5);第3段ワンシヨツト回路の時定数。
一旦、すべてのネツトワーク制御用プロ
セツサがリセツト状態にならないうち
に、あるネツトワーク制御用プロセツサ
が処理を再開すると誤動作を招くことが
ある。したがつて、リセツト信号
がループを一巡してすべてのネツトワー
ク制御用プロセツサをリセツト状態にす
るに十分な時間に設定されなければなら
ない。すなわち、1つのネツトワーク制
御用プロセツサを経由する毎に、T1
(T4)だけ遅れるため、この遅れ時間に
経由する台数を乗じた値以上にする必要
がある。上述の実施例では、経由台数が
4であり、T1(T4)=2tのため、8t以上
にする必要があるが、余裕を見て、10t
としている。
以上説明したごとく、第2図示の実施例におい
ては、障害検知時に、一定時間、クロツク信号を
高レベルにし、それを各ネツトワーク制御用プロ
セツサに付加された簡単な装置で検出することに
より、障害発生をループ内の全ノードが知りうる
ようにしたものである。しかしながら、上述のご
ときクロツク信号の状態変化は、上記と同様な機
能をソフトウエア的に各ネツトワーク制御用プロ
セツサに持たしめることによつても検出すること
ができる。以下に、第5図を参照して、その実施
例の動作について説明する。
第5図は、ループ内に4つのノードが存在する
場合について、各ノード間のクロツク信号の状態
変化を示してある。すなわち、同図イは第1のノ
ードと第2のノードとの間、ロは第2のノードと
第3のノードとの間、ハは第3のノードと第4の
ノードとの間そしてニは第4のノードと第1のノ
ードとの間のものである。
さて、各ノードは、夫々のネツトワーク制御用
プロセツサを起動してデータ伝送を開始する。例
えば、第1のノードで障害発生が検出されたとす
る。これにより、第1のノードのネツトワーク制
御用プロセツサは、第2のノードへ送出するクロ
ツク信号を一定時間T1の間高レベルにする(第
5図)。通常、第1のノードではこの間に障害
処理がおこなわれる。
第1のノードからデータ受信中であつた第2の
ノードのネツトワーク制御用プロセツサは、T2
時間の間データがこなくなると()、クロツク
信号線の状態を見にゆく。そのとき、クロツク信
号が高レベルであれば、障害発生を知り、第1の
ノードにおけるネツトワーク制御用プロセツサと
同様に、そこから第3のノードへ送出するクロツ
ク信号のレベルを、T1時間の間高レベルとする。
また、第2のノードがデータ受信中でない場合に
は、一定周期(但し、≦T1)でクロツク信号の状
態をチエツクし、それが高レベルであれば、上述
のごとき動作をおこなう。第3、第4のノードに
おいても同様の動作がおこなわれる。各ノードの
ネツトワーク制御用プロセツサに、ソフトウエア
的に上述のごとき機能をもたせ、最初に障害が検
知されたネツトワーク制御用プロセツサが、クロ
ツク信号のレベルを高レベルとすることにより、
連鎖的に、すべてのノードが障害発生の通知を受
けることができる。
夫々のネツトワーク制御用プロセツサは、障害
処理をおえ、正常処理に戻る場合、まずクロツク
信号を高レベルから低レベルにする際に、受信可
能状態とし、次にループ内のすべてのネツトワー
ク制御用プロセツサが受信可能状態となる時間
T3待つてから、送信可能状態とする()。但
し、最初に障害を検出したネツトワーク制御用プ
ロセツサは、それが送信可能状態となるまで、ク
ロツク信号の状態変化を無視するようにする。こ
れにより、障害発生通知の信号をループ一巡で止
めることができる。
以上説明したように、この発明によれば、簡単
な工夫により、同期式ループ状データ伝送システ
ムにおける障害発生を、容易に、ループ内の全ノ
ードに一斉に通知することができる。
【図面の簡単な説明】
第1図はこの発明の適用されるループ状ネツト
ワークシステムを説明するための図、第2図はこ
の発明の一実施例の構成を示す図、第3図は第2
図示構成において使用されるワンシヨツト回路の
動作を説明するための図、第4図は第2図示実施
例の動作を説明するための図、第5図はこの発明
の他の実施例の動作を説明するための図である。 10〜15……ホストプロセツサ、20〜25
……ネツトワーク制御用プロセツサ、3……デー
タ信号線、4……クロツク信号線、A0〜A5……
ワンシヨツト回路。

Claims (1)

    【特許請求の範囲】
  1. 1 複数のネツトワーク制御用のプロセツサと、
    各ネツトワーク制御用プロセツサに接続されたホ
    ストプロセツサと、それぞれ上記複数のネツトワ
    ーク制御用プロセツサ間をループ状に接続する所
    定の信号伝送方向をもつデータ信号線とクロツク
    信号線とからなるループ状ネツトワークシステム
    において、各ネツトワーク制御用プロセツサが、
    自ネツトワーク制御用プロセツサ内に障害を検知
    した場合、および上記クロツク信号線を介して上
    流側のネツトワーク制御用プロセツサから受信し
    たクロツク信号が所定の異常状態となつた場合
    に、下流側のクロツク信号線に対して送出すべき
    クロツク信号を一定時間だけ所定のレベルに維持
    するように動作することにより、1つのネツトワ
    ーク制御用プロセツサで検知された障害の発生が
    クロツク信号線を介して他の全てのネツトワーク
    制御用プロセツサに通知されるようにしたことを
    特徴とするループ状ネツトワークシステムの障害
    制御方式。
JP10917079A 1979-08-29 1979-08-29 Fault control system of loop-form network system Granted JPS5634260A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10917079A JPS5634260A (en) 1979-08-29 1979-08-29 Fault control system of loop-form network system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10917079A JPS5634260A (en) 1979-08-29 1979-08-29 Fault control system of loop-form network system

Publications (2)

Publication Number Publication Date
JPS5634260A JPS5634260A (en) 1981-04-06
JPS6367380B2 true JPS6367380B2 (ja) 1988-12-26

Family

ID=14503422

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10917079A Granted JPS5634260A (en) 1979-08-29 1979-08-29 Fault control system of loop-form network system

Country Status (1)

Country Link
JP (1) JPS5634260A (ja)

Also Published As

Publication number Publication date
JPS5634260A (en) 1981-04-06

Similar Documents

Publication Publication Date Title
US4630265A (en) Method and apparatus for selecting for use between data buses in a redundant bus communication system
US5572620A (en) Fault-tolerant voter system for output data from a plurality of non-synchronized redundant processors
US4082218A (en) Potential failure detecting circuit having improved means for detecting transitions in short duration signals
US6195769B1 (en) Failsafe asynchronous data transfer corruption indicator
JPS6367380B2 (ja)
US4093851A (en) Means and methods for detecting the possibility of a failure occurring in the operation of a digital circuit
JP2827713B2 (ja) 二重化装置
JPS59122149A (ja) 障害監視方式
JPS6135739B2 (ja)
JP2949945B2 (ja) 伝送路切替回路
JPS6019532B2 (ja) エラー検出制御方式
JPS6361337A (ja) 自動リセツト方法
US5123090A (en) Data processing apparatus for processing asynchronous data in an asynchronous type data flow computer
JP2692338B2 (ja) 通信装置の障害検出装置
JPH04311125A (ja) 伝送路故障検出回路
JP2531302B2 (ja) 二重化切替方式
JPH0495426A (ja) Crc誤り検出回路
JPS6141004B2 (ja)
JP2557106Y2 (ja) 二重化制御装置
JPS5952858B2 (ja) ステ−シヨン自動バイパス装置
CN115617663A (zh) 脉冲表决功能的测试方法、装置及电子设备
JPS6249775B2 (ja)
JPH033020A (ja) 制御線瞬断認識防止回路
JPS5838808B2 (ja) マルチプロセツサシステムにおけるデ−タ転送方式
JPS6160010A (ja) 先発優先回路