JPS6368894A

JPS6368894A - 平面型表示装置のインタ−フエ−ス回路

Info

Publication number: JPS6368894A
Application number: JP21299586A
Authority: JP
Inventors: 健一近藤
Original assignee: Seiko Instruments Inc
Current assignee: Seiko Instruments Inc
Priority date: 1986-09-10
Filing date: 1986-09-10
Publication date: 1988-03-28

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、ＣＲＴディスプレイのインターフェース信
号を利用して、平面型表示装置に表示するインターフェ
ース回路に関し、特にパーソナルコンピュータなどに多
用されるに至った液晶プラズマ等を用いた平面型表示装
置のためのインターフェース回路に関するものである。

〔発明の概要〕

本発明は、ＣＲＴディスプレイ装置のインターフェース
信号を利用して、ＲＡＭなどのフレーム・メモリに表示
データを記憶することなく、リアルタイム処理によって
、平面型表示装置にインターフェースするものであり、
あらゆるＣＲＴディスプレイ装置にも、代替できるよう
にした汎用平面型表示装置のインターフェースに関する
ものである。

〔従来の技術〕

液晶等の平面型表示装置は、薄型、低電圧駆動。

低消費電力の特性を有するため、最近では大型ドソト・
マトリックスパネルによってパーソナル・コンピュータ
、ワード・プロセッサなどの表示端末装置として実用化
されるに至った。今日では、ＣＲＴディスプレイ装置の
代替となりつつあり、ＣＲＴインターフェース信号と直
結可能な、インターフェース回路が開発されている。

しかしながら、従来のインターフェース回路は、ＣＲＴ
ディスプレイの表示データを、液晶用コントロールＬＳ
Ｉ回路を介して、フレーム・メモリー内に、書き込みを
した後、表示する時はコントロールＬＳＩ回路のタイミ
ングにより、表示データの読み出しをするというもので
あった。

また、ＣＲＴのインターフェース仕様は、ＣＲＴディス
プレイ装置の機種によって、各々異なっている。例えば
、６４０　Ｘ２００　ドツトと６４０　Ｘ　４００ドツ
トの表示容量のＣＲＴディスプレイ装置を比較すると、
ドツトクロックＣＫ、垂直同期信号■ｓｙｃ、水平同期
信号Ｈｓｙｃ、表示データＤの周波数は、全く異なり、
同期信号の帰線（ブランキング）期間も違うものである
。このように、大幅にインク−フェース仕様が、異なる
とその都度適用可能な液晶コントロールＬＳＩを選定し
、水平ドツト数。

垂直ドツト数、キャラクタのドツト構成を変更するため
、コントロールＬＳＩ回路の初期設定をしなければなら
ない問題がある。

しかし、表示容量が大幅に異なるインターフェース仕様
の場合、メモリ容量、タイミングの差により、コントロ
ールＬＳＩ回路が、マツチングしないため使用できない
場合もあった。

〔発明が解決しようとする問題点〕

上記したように、従来の平面型表示装置用コントロール
ＬＳＩ回路は、ＣＲＴディスプレイ装置の機種によって
、インターフェース仕様が異なるため、コントロールＬ
ＳＩ回路が、マツチングしないため使用できない。ブラ
ンキング期間にも、液晶等を駆動するためには表示デー
タを記憶させ、その記憶データを取り出して常に駆動す
るためのフレームメモリ、例えばＲＡＭを外部に用意し
ておく必要があるため、価格が高くなる欠点があった。

また、実装面積が大きくなり、小型にまとめ難いＣＲＴ
ディスプレイ装置のインターフェース仕様にあった初期
設定を、液晶用コントロールＬＳＩ回路に実行する必要
があるなどの多くの問題点を有していた。

本発明は、上記問題点を解決し、あらゆるＣＲＴディス
プレイ装置に対しても汎用性があり、ｌＣ化による低価
格化及び初期設定の必要性が無く、回路構成が簡単であ
り、小型な平面型表示端末装置のインターフェース回路
を提供することを目的とするものである。

本発明は、上記問題点を解決するため、平面型表示装置
のインターフェース回路において、水平同期信号を入力
し、Ｘ軸方向の表示データとの時間的なタイミングをと
るＸ軸表示位置調整回路と垂直同期信号を入力し、Ｙ軸
方向における表示データとの時間的なタイミングをとる
Ｙ軸表示位宜調整回路と、前記Ｘ軸表示位置調整回路と
Ｙ軸表示位置調整回路の出力が一致したとき、ドツトク
ロック信号を発生する手段と、ドツトクロック信号の発
生を停止するために、Ｘ軸表示位置調整回路の出力を反
転するためのＸ軸表示位置調整回路リセット手段及びタ
イミング信号を発生するタイミング信号発生回路により
構成したものである。

〔実施例〕

次に本発明の一実施例について説明する。

第１図は、本発明の一実施例を示す回路図である。第１
図において、Ｈｓｙｃは水平同期信号、Ｖｓｙｃは垂直
同期信号、ＣＫはドツトクロック信号。

Ｄは表示データである。これらのＨｓｙｃ、　Ｖｓｙｃ
、　ＣＫ、ＤはＣＲＴディスプレイ装置のインターフェ
ース信号と同等のものである。１はドツトクロック信号
（、Ｋをカウントして、Ｘ軸方向の表示起点（ホーム・
ポジション）を調整するＸ表示位置調整回路、２は水平
同期信号ＨｓｙｃをカウントしてＹ軸方向の表示起点（
ホーム・ポジション）を調整するＹ軸表示位置調整回路
、３はＸ軸及びＹ軸表示位置調整回路の出力が一致した
時、ドントクロソクＣＫを発生するＡＮＤ回路である。

４は分周回路等から構成され、水平ドツト数をカウント
し、前記Ｘ軸表示位置調整回路をリセソトする手段、５
はシリアルデータＤをシフトするためのシフトレジスタ
、９はシフトレジスタ５の出力をランチする。ランチ回
路である６は、シフトクロックＳＰを分周して、ランチ
回路９にランチ信号ＬＰ及び、スイッチング回路７．８
をスイッチングするためのＣＰ、、ｃｐｚ　とデータシ
フトクロックＣＰを発生するための分周回路、１ｏは交
流化駆動信号Ｍ、フレーム開始信号ＦＲＭ、ドライバへ
転送された表示データをランチするためのＬＯＡＤ等の
液晶用駆動回路のインターフェース信号を発生するため
のタイミング信号発生回路、７．８はラッチ回路９のラ
ンチ出力８ビツトを４ビツト毎に、交互に０Ｎ１０ＦＦ
　して、表示データを４ビツトで出力するスイッチング
回路である。

次に、本発明の動作について説明する。

水平同期信号Ｈｓｙｃが、Ｘ軸表示位置調整回路ｌに入
力されると、内蔵されたカウンタ回路によってクロック
信号ＧＫをカウントする。そして、設定カウント値にカ
ウント数が一致した時、Ｘ軸表示位置調整回路１は、信
号Ｔ、を出力する。同様に、垂直同期信号Ｖｓｙｃが、
Ｙ軸表示位置調整回路２に入力されると、内蔵されたカ
ウンタ回路によって、水平同期信号Ｈｓｙｃをカウント
する。

そして、設定カウント値にカウント数が一致した時、Ｙ
軸表示位置調整回路２は信号Ｔ２を出力する。

前記、信号Ｔ、及びＴ２とクロックＣＫは、ＡＮＤ回路
３に人力されているので、Ｔ１及びＴ２が共に、“■（
”になった時、クロック信号Ｐ２及びシフトクロック信
号ＳＰを発生ずる。このＴ、。

Ｔ２信号が共に“Ｈ”に立上がった最初のクロック信号
は、表示起点（ホームポジション）である。

クロック信号Ｐ２は、分周回路４に入力し、Ｘ軸表示方
向の１行分データが転送された時、リセット信号Ｐ１を
発生し、Ｘ軸表示位置調整回路１をリセットしてＰ２の
入力を停止する。一方、前記シフトクロック信号ｓｐは
シフトレジスタ５のシフトクロックとして入力し、表示
データＤをシフトする。更に、シフトクロック信号ＳＰ
は分周回路６に入力され、１７８分周信号のランチ信号
ＬＰを発生し、前記シフトレジスタ５の出力を、ラッチ
回路９にラッチさせる。ランチ回路９の８ビ、。

トデータは、スイッチング回路７及びスイッチング回路
８に４ビット単位で入力され、前記、分周回路６のスイ
ッチング信号ＧＰ、及びＧＰｚ　　（ＧＰ、の反転信号
）によってスイッチングされた４ビツトパラレルの表示
データＤ。−Ｄ、を発生する。更に、分周回路６は、前
記表示データＤ０〜Ｄ３を、ドライバーに内蔵されたシ
フトレジスタにシフトするために、シフトクロック信号
ＣＰを発生する。タイミング信号発生回路１０は、ドラ
イバーのランチ信号ＬＯＡＤ、フレーム信号ＦＲＭ。

−交流化駆動信号Ｍを発生し、液晶駆動回路（ドライバ
ー）にこれらのインターフェース信号を発生するもので
ある。

なお、上記実施例においては、表示データの出力がＤ０
〜Ｄ３の４ビツトの場合のみ述べたが、これに限定され
るものではなく、８ビツト１６ビツト等でも用いること
ができる。また、リセット手段４は、Ｘ軸方向の１行分
データが転送されたときにＸ軸表示位置調整回路ｌをリ
セットしてＰ２の入力を停止させればよく、分周回路に
限定されない。

第２図は、本発明の一実施例を示す詳細な回路図である
。第２図において１は、Ｘ軸表示位置調整回路、２はＹ
軸表示位置調整回路である。Ｘ軸表示位置調整回路１は
、ディジタルスインチ等の外部設定手段２１と、クロッ
ク信号ＣＫをカウントするカウンタ回路２２と、−数構
出回路を構成するための排他的論理和回路群２３．ＮＯ
Ｒ回路群２４゜ＮＡＮＤ回路群回路全２５Ｒ回路２９に
よって構成されている。次に動作について説明する。水
平同期信号Ｈｓｙｃが、Ｘ軸表示位置調整回路１に入力
されると、フリップフロップ回路（Ｆ／Ｐ回路）２０の
出力は“Ｈ”にセントされ、クロック信号ＣＫは、ＡＮ
Ｄ回路５０から出力し、カウンタ回路２２に入力される
。カウンタ回路２２の出力及び外部設定手段２１の出力
は、排他的論理和回路群２３に入力され、その出力は、
Ｎ０Ｒｕ路群２４．ＮＡＮＤ回路群回路全２５、ＮＯＲ
回路２９に出力する。それ故に、前記外部設定手段２１
の設定値と、前記カウンタ回路２２のカウント値が一致
すると、ＮＯＲ回路２９の出力Ｒ，は”Ｈ″となり、前
記フリップフロップ回路２０をリセットする。それ故に
、フリップフロップ回路２０の出力Ｑは、“Ｌ”となる
。フリップフロップ回路３０の出力は、リセットされて
いるので、ＮＯＲ回路３１の出力は、′Ｈ”となる。そ
して、この“Ｈ”信号はＤ型フリップフロップ回路３２
のデータ入力端子に入力され、出力端子Ｑより信号Ｔ、
を出力し、ＡＮＤ回路３に入力される。一方、Ｙ軸表示
位置調整回路２は、前記Ｘ軸表示位置調整回路１と同様
の構成になっていて、垂直同期信号Ｖｓｙｃの入力によ
って、水平同期信号Ｈｓｙｃをカウントする。そして、
設定入力手段の設定値に、カウント値が一致すると、−
数構出信号により、カウンタ回路をリセットし、出力Ｔ
２を発生し、“Ｈ”の信号をＡＮＤ回路３に入力する。

この時は、表示起点（ホーム・ポジション）となり、シ
フトクロックＳＰ及びクロック信号Ｐ２を出力する。ク
ロック信号Ｐ２は、１７８分周回路３４によって、１７
８分周されＤ型フリップフロップ回路３９とＮＯＲ回路
４０によって、ランチパルスＬＰを発生し、前記シフト
レジスタ５　（第１図）の出力をランチ回路９　（第１
図）にラッチし、表示データのシリアル−パラレル変換
を実行する。

１７８分周回路３４の出力は、更に分周回路３５によっ
て、Ｘ軸方向の有効表示ドツト数をカウント（例えば６
７２カウント）する。分周回路３５の出力は、Ｄ型フリ
ップフロップ回路３６及びＮＯＲ回路３７によって、リ
セットパルスＰ、を発生し、フリップフロップ回路３０
及び１７８分周回路３４、分周回路３５をリセットする
。一方、シフトクロックＳＰは、前記シフトレジスタ５
　（第１図）にシフトクロックとして入力される。更に
、シフトクロックＳＰは、１／１６分周回路４２によっ
て、１７１６分周され、Ｄ型フリップフロップ回路４１
及びＮＯＲ回路４３によって、フリップフロップ回路４
５のセント信号を発生する。フリップフロップ回路４５
が、セットされると、ＡＮＤ回路４６は、クロック信号
Ｐ５を発生し、１７４分周回路４７に入力する。１７４
分周回路４７の出力ＣＰは、前記４ビット表示データＤ
０〜Ｄ。

（第１図）のシフトクロック信号としてドライバーに内
蔵された４ビツトパラレルシフトレジスタのシフトクロ
ックとなる。

更に、１７４分周回路４７の出力は、フリップフロップ
回路４８によって分周され、スイッチング信号ＧＰ、及
びＧＰ、を発生し、前記ラッチ回路９（第１図）の８ピ
ント出力を、４ビツト毎にパラレルでスイッチングし、
ドライバーへ４ビツトパラレル表示データＤ０〜Ｄ、を
出力する。第３図は上記した第２図本発明の一実施例を
示す回路図における各部のタイミング図を示したもので
ある。

第３図において、水平同期信号Ｈｓｙｃによって、フリ
ップフロップ回路２０（第２図）の出力Ｑ１は“Ｈ”に
セントされ、−数構出回路のＮＯＲ回路２９の出力Ｒ１
によりリセットされた後に、Ｄ型フリップフロップ回路
３２の出力Ｑは、信号Ｔ１を発生する。それによってク
ロック信号Ｐ２は、分周回路３５により分周し、リセッ
ト信号Ｐ１により、フリップフロップ回路３０、分周回
路３５をセット＆リセットすることが理解できる。更に
、信号Ｔ１が発生し、ランチ信号ＬＰが発生した後に４
ビツトパラレルデータのシフトクロックＣＰ及び４ビツ
トパラレルデータＤ０〜Ｄ３のスイッチング信号ＣＰ、
、ＧＰ、が、発生していることも理解できる。第４図は
第１図本発明の一実施例の回路図の出力信号のタイミン
グ図を示したものである。

なお、上記実施例においては、シフトクロックＣＰの周
波数を×にするために、表示データＤをシリアル−パラ
レル変換し、ドライバーへの転送スピードを低下させて
いるが、シリアルデータそのものをドライバーに転送す
ることも可能である。

本発明のインターフェース回路は、シリコンの酸化膜又
は窒化膜の非線形抵抗膜を用いた液晶パネル（例えば特
開昭６１−９４０８６号公報、特開昭６１−１７４５０
９号公報参照）ＭＩＭ等の非線形素子あるいはＴＰＴ等
を用いた液晶パネル５スメクテイソク液晶パネル、単純
マトリックスＴＮ型液晶パネル、プラズマディスプレイ
、ＥＬディスプレイ等１種々の平面型ディスプレイに用
いることができるが、単純マトリックスＴＮ型液晶パネ
ル等のメモリー性のない表示パネルに用いるとブランキ
ング期間、表示素子を駆動しないために実質的なデユー
ティ比が小さくなり、その結果、コントラストの低下が
生じる問題がある。前記ＭＳｌ、ＴＰＴ、スメクティソ
ク液晶等、メモリー性のある表示パネルに用いた場合に
はこのような問題は生じないため好適である。

〔発明の効果〕

以上、述べたように本発明によればＣＲＴディスプレイ
のインターフェース信号を用いて、ＲＡＭなどの記憶回
路を用いずに、リアルタイムによりインターフェースす
るため回路構成が極めて単純化されるので、低価格、１
チツプ化され実装が容易である。

更に、ＣＲＴディスプレイのインターフェース仕様が異
ったとしても、表示起点（ホーム・ポジション）をＸ軸
及びＹ軸方向に１ドツト単位に調整可能な外部調整手段
を有しているため、あらゆるインターフェース仕様に、
初期設定（プログラム処理による）の必要性もなく対応
できるなど、多大な効果を有するものである。

【図面の簡単な説明】

第１図Ｕ本発明の一実施例を示す回路図、第２図Ｕ本発
明の一実施例を示す詳細な回路図、第３図は第２図にお
けるタイミングを示す図、第４図ｄ出力信号のタイミン
グ図。 ■・・・Ｘ軸表示位置調整回路２・・・Ｙ軸表示位置調整回路４．６・・・分周回路５・・・シフトレジスタ９・・・ラッチ回路１０・・・タイミング信号発生回路２１・・・外部設定手段２２・・・カウンタ回路２３・・・排他的論理和回路２０．３（＋、　４５．４８　　・・・フリップフロッ
プ回路３２．３６，３９．４１　　・・・Ｄ型フリップ
フロップ回路以上

Claims

【特許請求の範囲】

（１）平面型表示装置のインターフェース回路において
、水平同期信号を入力し、Ｘ軸方向の表示データとの時
間的なタイミングをとるＸ軸表示位置調整回路と、垂直
同期信号を入力し、Ｙ軸方向における表示データとの時
間的なタイミングをとるＹ軸表示位置調整回路と、前記
Ｘ軸表示位置調整回路とＹ軸表示位置調整回路の出力が
一致したとき、ドットクロック信号を発生する手段と、
ドットクロック信号の発生を停止するために、Ｘ軸表示
位置調整回路の出力を反転するためのＸ軸表示位置調整
回路リセット手段及びタイミング信号を発生するタイミ
ング信号発生回路により構成されたことを特徴とする平
面型表示装置のインターフェース回路。