JPS636895B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は複数種類の描画パターンをラスタ走査
形式の作画機構で所定の複数位置に描画する際の
図形データ変換装置に関するものである。

従来、かかるラスタ走査形式の作画機構に複数
種類の描画パターンを描画する代表例としては、
静電式多針記録、レーザプリンタCRTデイスプ
レイ装置などに漢字パターンを描画する例がある
が、一般に各漢字パターンを１文字30ドツト×30
ドツト等画素パターンに分解し、文字の黒部分を
１、白部分を０として蓄積する方式である。しか
し本発明の目的とする例えばプリント基板のエツ
チングやLSIのマスク等のランドと呼ばれるパタ
ーンは漢字より単純な図形であり、また水平、垂
直線に対称な場合が多いが、一方図形の大きさが
まちまちである上、その描画位置が一般の漢字描
画の如く格子上に整然と配置されるとは限らな
い。したがつて、漢字パターンの如くドツト形式
の画素パターンで蓄積するとメモリ容量が非常に
多くなる欠点があつた。また、他の代表例として
は、線分ベクトルとして蓄積する方式もあるが、
任意の図形を表現するためには多数の線分ベクト
ルに分解して多角形により表現する必要があり、
特に円が多い場合は必ずしもメモリ容量が少なく
てすむとは言いきれず、その上描画データへの変
換のための演算時間が増大し、高速作画が困難に
なる欠点があつた。

本発明の目的はこれ等の欠点を除き円を主体と
するランドパターンの蓄積には比較的メモリ容量
が少なくてすみ、対称図形の変換が容易で、複雑
なパターンであつても変換時間が同一である高速
作画可能な図形データ変換装置を提供することに
ある。なお、本発明の図形データ変換装置は、描
画対象パターンの参照線位置Ｘ及び描画パターン
テーブルの読出しアドレスＡに対応する値を蓄積
する描画データメモリと各種描画パターンの描画
領域の輪郭線と参照線との距離（以下輪郭線距離
とする）を各水平ラインごとに順次蓄積する描画
パターンテーブルと前記描画データメモリから描
画するデータを順次読み出し、読み出されたパタ
ーンテーブルアドレスＡを描画パターンテーブル
読み出し開始番地としてパターンテーブルアドレ
スを発生し１または数ワードを順次、前記描画パ
ターンテーブルより輪郭線と参照線との距離を読
み出す描画パターンテーブルアドレス発生手段
と、前記参照線位置Ｘと輪郭線距離とを加算又は
減算することによりラインデータエレメントを算
出する加減算回路とデータエレメントの２対間の
ビツトを黒に展開するビツトパターン展開回路よ
りなる変換データとして出力する手段と、描画デ
ータメモリの対応する描画データの描画パターン
テーブルアドレスを今回読み出した１水平ライン
分の最終描画パターンテーブルアドレスに１加え
た値に書き直し、水平方向に対称な図形に対して
は１減じた値に書き直して書き込む回路とその対
象描画パターンが水平あるいは垂直に対称かどう
かによつて上記各回路を制御する回路により描画
パターンテーブルを読み出す手段とにより構成さ
れる。

以下、本発明の各構成要素の動作を第１図を用
いて説明する。第１図は、プリント基板エツチン
グパターンの一部であり、配線部分に相当する矩
形パターン１，２，３と部品取付部分等に相当す
るランドパターン４，５がある。矩形パターン
１，２，３は別途本発明と組合せて使用する矩形
発生回路で描画されるものであり説明を省略す
る。ランドパターン４の外形は水平、垂直軸に非
対称であり、内部が六角形６と円７とによりくり
抜かれた図形である。一方ランドパターン５は円
形パターンであり水平中心線と垂直中心線に対称
である。

次に第２図を用いて描画パターンの形状と描画
パターンテーブルの関係を一例として説明する。
第２図ｃに描画パターンテーブルの構造の一部を
一例として示す。描画パターンテーブルのアドレ
スa₁₁₁からは第２図ａのパターンの各水平ライン
ごとの左右の輪郭線距離l₁₁₁，l₁₁₂，l₁₂₁，l₁₂₂……
が順次記憶してあり、途中六角穴と交差するライ
ンｉの場合は順次輪郭線距離l_1i1，l_1i2，l_1i3，l_1i4
が記憶してある。また、途中６角穴と円穴の両方
と交差するラインは輪郭線距離l_1j1からl_1j6までの
６ワードとして記憶され、ラインｍの輪郭線距離
l_1n1，l_1n2がこのパターンの最終ラインのワード
である。

次の描画パターンテーブルのアドレスa₂₁から
a_2oに第２図ｂの直径φ₁の半円の各水平ラインご
との右側の輪郭線距離l₂₁，l₂₂，l₂₃……l_2k，l_2oが
順次記憶してある。

これ等の各ワードには、各ラインの最終ワード
であることを示すビツトe₁及び対応する描画パタ
ーンの最終ラインの最終ワードであることを示す
ビツトe₂があり、各輪郭線距離ｌと同時に読み出
される。ここで描画パターンテーブルa₁₁₁〜
a_1n2，a₂₁〜a_2oのワードが夫々第１図のランドパ
ターン４、ランドパターン５の各ラインごとの輪
郭線距離であるとして、以下第１図にもどり描画
原理を説明する。

作画機構は順次上から下への水平ラインで図形
パターンを描画するものとする。第１図のライン
２２〜２４で描画するランドパターン４，５の描
画動作に当り描画データメモリは最初から順次最
後まで「…４，５…」と読み出し、次のラインの
描画動作の時も同様に「…４，５…」が読み出さ
れる。今、次に描画するラインがランドパターン
４の最上点１０を含むライン２０であつたとす
る。このラインのビツトパターン展開に当り、描
画データメモリからランドパターン４の参照線１
１の位置を示すＸ座標アドレス（以下参照線位置
とする）X₄及び描画パターンテーブルアドレス
（a₁₁₁、第２図ｃ）、描画モード指定b₁，b₂，b₃が
読み出される。描画モード指定はb₁が１なら参照
線に対称、b₂が１なら各描画パターンの最終ワー
ドまで描画された図形と水平方向に対称な図形を
意味し、b₃は初期値０であり、上記b₂が１の時に
描画パターンの最終ワードまで描画した時点で初
めてb₃を１とし、以後描画パターンテーブルアド
レスを減カウント方向に読み出すことを意味する
ものである。このとき、ランド４に対する描画モ
ード指定b₁，b₂，b₃は全て０である。なお同一ラ
インにランドパターンの最上点が複数ある場合に
はラスタの進行順あるいはライダム等いずれの読
み出し順序でもよい。なお、ここで描画データメ
モリから描画パターン形状や大きさを示すコード
が読み出されて来て、これを装置内部の別な変換
テーブルにて描画パターンテーブルアドレスa₁₁₁
に変換しても本質的には同じであることは言うま
でもない。描画データメモリから読出された描画
パターンテーブルアドレスa₁₁₁で、描画パターン
テーブルのワードをアクセスし、輪郭線距離l₁₁₁
及びビツトe₁，e₂を読出す。ビツトe₁，e₂共に０
であるので、さらに次のアドレスa₁₁₂のワードを
アクセスし、輪郭線距離l₁₁₂、ビツトe₁，e₂を読
出す。この時のビツトe₁は１であるので、描画デ
ータメモリの前記描画パターンテーブルアドレス
a₁₁₁をひとつ次のアドレスa₁₂₁に書き替える。一
方、描画パターンテーブルから読み出した輪郭線
距離l₁₁₁，l₁₁₂は夫々描画データメモリから読出さ
れている前記参照線位置X₄と符号込みで加算し、
夫々データエレメントX₄＋l₁₁₁，X₄＋l₁₁₂を得る。
これをビツトパターン展開回路に送り、この間の
ビツトパターンを１にする。描画データメモリか
ら順次以後の描画データを読み出し、同様にして
ビツトパターンに展開する。対象ライン２０の全
ての描画対象パターンのビツトパターン展開が終
り、そのビツトパターンを作画機構に転送する
と、対象ラインの描画対象パターンの部分が黒
（あるいはあらかじめ設定された色）で描画され
る。

次のライン２１の描画パターン展開に当り、再
度描画データメモリからランドパターン４の参照
線位置X₄、対称性を示す描画モード指定b₁＝０，
b₂＝０，b₃＝０及び描画パターンテーブルアドレ
スが読み出されて来るが、描画パターンテーブル
アドレスはa₁₂₁に書き直されているので、今度は
輪郭線距離l₁₂₁，l₁₂₂のワードが読み出され、夫々
データエレメントX₄＋l₁₂₁，X₄＋l₁₂₂を計算する。
この値をビツトパターン展開回路に送り、この間
が黒となる描画を行うことは同様である。

同様にして、順次各ラインの描画を進め、ラン
ドパターン５の最上点１３を含むライン２２のビ
ツトパターン展開に当り、ランドパターン４の参
照線位置X₄及び描画モード指定b₁＝０，b₂＝０，
b₃＝０及び描画パターンテーブルアドレスa₁₂₁が
読み出され、その他に、描画データメモリからラ
ンドパターン５の図形データとして、参照線１４
の位置を示す座標アドレスである参照線位置X₅
及び描画パターンテーブルアドレスa₂₁、及び描
画モード指定b₁＝０，b₂＝０，b₃＝０が読み出さ
れる。ランドパターン５の描画モード指定b₁，b₂
は相方とも１であり、参照線の垂直線に、及び水
平中心線に対称であることを意味する。この描画
パターンテーブルアドレスa₂₁により輪郭線距離
l₂₁のワードを読み出し、前記参照線位置X₅と加
減算を行い、データエレメントX₅−l₂₁，X₅＋l₂₁
を得る。この時ビツトe₁が１であるので、描画デ
ータメモリのランドパターン５に対応する描画パ
ターンテーブルアドレスはa₂₂に書き替える。同
様にして、途中のライン２３の所では、描画デー
タメモリから読出されるランドパターン４の参照
線位置はX₄描画モード指定はb₁＝０，b₂＝０，
b₃＝０、描画パターンテーブルアドレスはa_1i1で
あり、輪郭線距離はl_1i1，l_1i2，l_1i3，l_1i4が順次読
み出され、データエレメントX₄＋l_1i1，X₄＋l_1i2及
びX₄＋l_1i3，X₄＋l_1i4が作られ、それ等の２対のデ
ータエレメント間のビツトパターンが黒で描画さ
れる。続いて描画データメモリから読み出される
ランドパターン５の参照線位置はX₅、描画モー
ド指定はb₁＝１，b₂＝１，b₃＝０、描画パターン
テーブルアドレスはa_2kであり、輪郭線距離はl_2k
が読み出され、データエレメントX₅−l_2k，X₅＋
l_2kが作られる。さらに、ライン２４まで進むと、
ランドパターン５に対応する参照線位置はX₅、
描画モード指定はb₁＝１，b₂＝１，b₃＝０、描画
パターンアドレスはa_2oとなり、輪郭線距離l_2oが
読み出され、同時にビツトe₂＝１が読出される。
ここで描画データメモリから読出された描画モー
ド指定は、b₂＝１即ち水平線に対称であるので、
ここで初めて描画モード指定b₃＝１を描画データ
メモリのランドパターン５のデータに書き込み、
以後の描画パターンテーブルのアドレスを減カウ
ント方向に読み出すことを印す。したがつて、以
後のラインでは、参照位置は全てX₅、描画モー
ド指定b₁，b₂，b₃は全て１、そして順次読み出さ
れる描画パターンテーブルのアドレスは、…a_2k
…a₂₃，a₂₂，a₂₁となり順に減カウント方向にアド
レスし、次に、a_1n2をアドレスした時にe₂＝１の
ビツトを検出し、このランドパターン５描画が全
て終了したことが判明するので、描画データメモ
リのランドパターン５に対応するデータを消去す
るか、何らかの終了マークを付して、以後このラ
ンドパターン５は描画対称としない。同様にして
ライン２５の描画の際、ランドパターン４の描画
パターンテーブルアドレスa_1n2をアクセスした時
e₂＝１のビツトを検出するのでランドパターン４
も消去する。

第３図を用いて本発明の図形データ変換装置の
具体的実施例を説明する。輪郭線と参照線との距
離を各水平ラインごとに順次蓄積してある描画パ
ターンテーブル１０１はリードオンリーメモリで
十分であるが、書き換え可能なメモリ等を用い事
前に線１０２を通して外部のコンピユータとか磁
気記憶装置からロードしても良い。描画データメ
モリ１０３には今回のラインで描画対象となるパ
ターン数だけ描画パターンデータb₁b₂b₃，Ａ，Ｘ
があらかじめ線１０４より送られて蓄積されてい
るものであり、少なくとも一ライン上に必要なエ
リアを有する。一般にこの描画対象データは次の
ラインから描画対象となる直前に送られて来て、
対象図形の描画が完了した時点で消去する様にす
れば、メモリ容量が小さくてすむ。あるラインの
描画に当り、描画データメモリ１０３により描画
対象データが描画メモリアドレツサ１２１により
順次読み出されて来る。描画メモリアドレツサ１
２１は、描画データメモリ１０３の最初の番地よ
り最後の番地のデータまで読み出して来る様に１
番地づつ増加するものである。ある描画対象デー
タの参照線位置Ｘは線１０５より加算器１０６，
１０７に送られる。描画パターンテーブルアドレ
スＡを線１０８よりアドレツサ１０９にセツトし
描画パターンアドレスの発生が行われる。アドレ
ツサ１０９のアドレスにより描画パターンテーブ
ル１０１のあるワード例えばl₁₁が線１１０から
読み出され、ゲート１１１，１１２を経由して加
算器１０６，１０７に送られる。この際描画デー
タメモリ１０３から線１１３へ読出されている描
画モード指定b₁が０すなわち非対称であればフリ
ツプフロツプ回路１１４により、描画パターンテ
ーブル１０１から読み出される輪郭線距離ｌが順
次交互に夫々加算器１０６，１０７に加えられる
ようにゲート１１１，１１２を制御する。また、
描画モード指定b₁が１すなわち対称図形であれば
ゲート１１１，１１２の双方が開くようにフリツ
プフロツプ１１４の両出力を１とし、さらに加算
器１０６の加減算切換端子に加わり、輪郭線距離
ｌが参照線位置Ｘより引かれる。なおこの加算器
１０６，１０７は輪郭線距離ｌの符号（正，負）
を含めて演算処理できるものとしてある。一般的
にあるパターンの参照線距離をＸ、左右対称な場
合の輪郭線距離をl₁₁，l₁₂とした時、結局加算器
１０６の出力線１１５からは描画指定モードb₁，
０，１に応じて、夫々Ｘ＋l₁₁，Ｘ−l₁₁が、加算
器１０７の出力線１１６からは描画指定モード
b₁，０，１に応じて、夫々Ｘ＋l₁₂，Ｘ＋l₁₁が出
力し、ビツトパターン展開回路１１７へ送られ
る。ビツトパターン展開回路１１７のくわしい説
明は本発明の本質でないので省略するが、例え
ば、線１１５の値にあるカウンタをセツトした
後、順次クロツクパルスにより１づつアツプし、
そのカウンタの値と線１１６の値を比較する回路
にて、カウンタの内容と線１１６の値が等しくな
つた時カウンタのアツプを停止する。このカウン
タの内容をアドレスとしてビツトパターンバツフ
アメモリに順次１を書き込み、１ライン分のビツ
トパターンが完成した後作画機構に転送する様な
ものが考えられる。次に、描画パターンテーブル
１０１を制御するアドレツサ１０９にもどつて説
明する。アドレツサ１０９は一般にアツプダウン
カウンタでも良く、また、１づつ加算可能な加算
器でも良い。描画パターンテーブルアドレスＡが
アドレツサ１０９にセツトされ、描画パターンテ
ーブルの所定のワードが読み出される際、そのワ
ードの一部に記憶されているビツトe₁，e₂が読み
出されて来る。ビツトe₁はそのワードが対象描画
パターンの各ラインの最終ワードであることを意
味し、ビツトe₂はそのワードが対象描画パターン
の最終ラインでもあることを意味するとすること
は前に述べたとおりで、読み出されたe₁が０であ
れば順次e₁＝１となるまで描画パターンテーブル
の所定のワードが読み出される。以上がメインな
動作であるが、その後、次のラインの準備を行
う。

アドレツサ１０９の値により描画パターンテー
ブル１０１から１ワード読み出した時信号線１２
９に出力されるビツトe₁が０であれば、線１２０
からのタイミングでゲート１２８によりアドレツ
サ１０９の内容を１増加し、次の１ワードを読み
出すが、ビツトe₁が１であると、次のワードの読
出は行わない。だがこの時、描画データメモリア
ドレツサ１２１、ゲート１２２により、この１増
加したアドレツサ１０９の内容で描画データメモ
リの前に読出された描画パターンテーブルアドレ
スＡが新しい値に書き換えられる。この書き換え
が終了すると、線１２９からe₁＝１により描画デ
ータメモリアドレツサ１２１の値が増加し、描画
データメモリ１０３より次の描画対象パターンの
参照線位置Ｘ、描画パターンテーブルアドレス
Ａ、描画モード指定b₁b₂…が読み出され、同様に
して描画パターンテーブル１０１から描画対象パ
ターンの１ライン分に対応するワードが読み出さ
れ、加算回路によりデータエレメントが計算さ
れ、ビツトパターン展開回路１１７でビツトパタ
ーンに展開される。ある１ラインの描画対象パタ
ーンの全てのビツトパターン展開が完了して、作
画機構にそのパターンを転送した時、次の１ライ
ンの描画対象パターンのビツト展開を開始する。
その際、描画データメモリ１０３から、前ライン
でビツトパターンに展開した描画対象パターンが
再度読み出される。この時、参照線位置Ｘ及び描
画モード指定b₁の内容は同一であるが描画パター
ンテーブルアドレスＡは前ラインの処理の時に書
き替えられており、例えば前ラインの輪郭線距離
がl₁₁₁の例では、前ラインでl₁₁₂まで読み出され、
描画パターンテーブルアドレスはa₁₂₁となつてお
り、現ラインで読み出される輪郭線距離はl₁₂₁で
ある。したがつて現ラインでは前ラインとは輪郭
線位置の異なるビツトパターンが展開されること
になる。同様にして１ラインづつ作画機構に送ら
れると、順次所定の描画パターンが所定の位置に
描画されることになる。この様にして、各ライン
ごとに描画データメモリ１０３の内容が読み出さ
れ描画パターンテーブルがアクセスされた際、線
１２３より、ビツトe₂が１のワード、例えば描画
パターンテーブルアドレスa_1n2で、輪郭線距離
l_1n2が読み出された時、そのワードはその対象描
画パターンの最終ワードであることを意味するの
で、ゲート１２４及び描画データメモリアドレツ
サ１２１の操作により、今読み出された対象描画
データを消去する。

ただし、ここにおいて、描画モード指定b₂が
１、即ち水平線に対して対称な図形を指定してい
る場合は、このビツトe₂が１であるワードが読み
出された時のラインがこの対象描画パターンの対
称水平線に該当する。したがつて、このb₂＝１，
e₂＝１という特殊な条件の時、ゲート１２５のア
ンド条件が満足し、描画指定モードb₃を１にす
る。以後の各ラインにおいて、描画データメモリ
から読出されたデータの描画指定モードb₃が１で
あれば、線１２６によりアドレツサ１０９が減カ
ウントする様に動き、次に再び描画パターンテー
ブルよりビツトe₂＝１が読み出された時ゲート１
２７及び描画データメモリアドツサ１２１の操作
により、その時読み出された水平線に対称な対象
描画データが消去される。

以上、本発明の実施例について述べたが、描画
データメモリに書き替え記憶する描画パターンテ
ーブルアドレスは代りに、描画パターンの形状や
大きさによつて一義的に定めたコードと、描画パ
ターンテーブルの各ランドパターンの開始ワード
からのワード数であつて、このコードから別な変
換テーブルで描画パターンテーブルの開始点アド
レスを求め、これにワード数を加算して描画パタ
ーンテーブルアドレスを求めても可能である。

また、第１図のランドパターン４の様に複数の
図形から構成されている場合には、各ラインごと
に外形線に対応する部分を黒で描画し、一方その
内部の六角形や円は描画パターンテーブルの別の
エリアに蓄積された輪郭線距離により別途白で描
画するとか、順次エクスクルージーブオア（白黒
反転）を行うことによつて描画することも可能で
ある。

以上のように複数種類の描画パターンをラスタ
走査形式の作画機構で所定の位置に描画する装置
において、本発明の図形データ変換装置によれば
パターンデータを記憶するメモリ容量が少なくて
すみ、かつ変換を容易に高速化でき、その効果は
大なるものである。

【図面の簡単な説明】

第１図は本発明の図形変換装置を実施して有効
なプリント基板の一部を示す図、第２図は第１図
のプリント基板に用いられる２種類ランドパター
ンの例を用いて描画パターンテーブルに記憶する
各ワードとアドレスの関係を説明する図、第３図
は本発明を具体的に実施する回路の構成図であ
る。 図において、１０１は描画パターンテーブル、
１０３は描画データメモリ、１０６は加減算器、
１０７は加算器、１０９はアドレツサ、１１１，
１１２はゲート回路、１１４はフリツプフロツ
プ、１１７はビツトパターン展開回路、１２１は
描画データメモリアドレツサ、１２８はゲート回
路をそれぞれ示す。

Claims (1)

1. 【特許請求の範囲】 １ 複数種類の描画パターンをラスタ走査形式の
   作画機構で所定の位置に描画する際、描画対象パ
   ターンが少なくとも今回のラスタで描画される間
   はその描画対象パターンの参照線位置及び今回の
   ラスタで使用する描画パターンテーブルアドレス
   Ａを蓄積する描画データメモリと、各種描画パタ
   ーンの描画領域の各々少なくとも左右の輪郭線と
   参照線との距離を各水平ラインごとに順次蓄積す
   る描画パターンテーブルと、前記描画データメモ
   リから今回ラスタで描画するデータを順次読出
   し、読み出された、前記パターンテーブルアドレ
   スＡを描画パターンテーブル読出し開始番地とし
   てパターンテーブルアドレスを発生し、１または
   数ワードを順次前記描画パターンテーブルより輪
   郭線と参照線との距離を読み出す描画パターンテ
   ーブルアドレス発生手段と、読み出された前記距
   離と前記参照線位置Ｘとを夫々加算または減算し
   ラインデータエレメントを算出し、変換データと
   して出力する手段と、前記描画データメモリの描
   画パターンテーブルアドレスを今回読み出した１
   水平ライン分の最終描画パターンテーブルアドレ
   スに１加えた値が得られる様に書きなおす手段と
   を含むことを特徴とする図形データ変換装置。 ２ 描画パターンテーブルアドレス発生手段とし
   て描画パターンテーブル中の夫々対象描画パター
   ンの最終水平ラインまでの輪郭線と参照線との距
   離を読出した後、そのことを描画パターンメモリ
   に書込む手段とそれ以後は描画データメモリの描
   画パターンテーブルアドレスを今回読み出した１
   水平ライン分の最終描画パターンアドレスに１減
   じた値が得られる様に書きなおす手段とを含み水
   平方向に対して対称な図形を得る特許請求の範囲
   第１項記載の図形データ変換装置。