JPS6370457A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6370457A JPS6370457A JP21527386A JP21527386A JPS6370457A JP S6370457 A JPS6370457 A JP S6370457A JP 21527386 A JP21527386 A JP 21527386A JP 21527386 A JP21527386 A JP 21527386A JP S6370457 A JPS6370457 A JP S6370457A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- silicon layer
- impurities
- doped
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
この発明は、電荷転送素子の電極或いは配線を重ね合わ
せて作成（以後オーバーラツプと記す）する際に、オー
バーラツプする幅を狭くするために、多結晶シリコン層
の一端を境界としてノンドープ多結晶シリコン層と不純
物を含有した多結晶シリコン層を形成し、拡散によって
電極或いは配線のオーバーラツプ部分を形成し、高密度
化と高品質の半導体装置の炸裂を可能とする。
せて作成（以後オーバーラツプと記す）する際に、オー
バーラツプする幅を狭くするために、多結晶シリコン層
の一端を境界としてノンドープ多結晶シリコン層と不純
物を含有した多結晶シリコン層を形成し、拡散によって
電極或いは配線のオーバーラツプ部分を形成し、高密度
化と高品質の半導体装置の炸裂を可能とする。
この発明は、半導体装置の製造方法に係り、特に電荷転
送素子の電極或いは配線をオーバーラツプして形成する
半導体装置の製造方法に関するものである。
送素子の電極或いは配線をオーバーラツプして形成する
半導体装置の製造方法に関するものである。
固体撮像装置に用いられる電荷転送素子は、一般に電荷
転送を効率よく行うために、電極、例えば入力制御ゲー
ト電極と蓄積電極或いは、隣合う転送電極間がそれぞれ
オーバーラツプして形成されている。従って、オーバー
ラツプの福を縮小して、電荷転送素子の高密度化が図れ
、高品質の固体撮像装置の得られる半導体装置の製造方
法が必要とされている。
転送を効率よく行うために、電極、例えば入力制御ゲー
ト電極と蓄積電極或いは、隣合う転送電極間がそれぞれ
オーバーラツプして形成されている。従って、オーバー
ラツプの福を縮小して、電荷転送素子の高密度化が図れ
、高品質の固体撮像装置の得られる半導体装置の製造方
法が必要とされている。
多結晶シリコンの電極をオーバーラツプする場合の従来
の製造方法を第３図によって説明する。
の製造方法を第３図によって説明する。
第３図（ａｌに示すように、まず半導体基板、例えばシ
リコン基板１の表面に二酸化シリコン（ＳｉＯ２）膜２
を形成する。この５ｉ０２膜２は絶縁膜である。
リコン基板１の表面に二酸化シリコン（ＳｉＯ２）膜２
を形成する。この５ｉ０２膜２は絶縁膜である。
このＳｉＯ２膜２の上に更に多結晶シリコン層７を形成
する。
する。
この状態のものにレジストパターンを形成して多結晶シ
リコン層７と５ｉ０２膜２のエツチングを行い、レジス
トパターンを除去して第３図（ｂ）の状態を得る。
リコン層７と５ｉ０２膜２のエツチングを行い、レジス
トパターンを除去して第３図（ｂ）の状態を得る。
次に、第３図（Ｃ）に示すように、多結晶シリコン層７
表面にＳｉ０２膜２を形成した後に、多結晶シリコン屓
７−１を形成する。この状態の多結晶シリコン層７−１
にレジストパターンを形成してエツチングを行い、第３
図（ｄｌに示す電極のオーバーラツプ部８を形成する。
表面にＳｉ０２膜２を形成した後に、多結晶シリコン屓
７−１を形成する。この状態の多結晶シリコン層７−１
にレジストパターンを形成してエツチングを行い、第３
図（ｄｌに示す電極のオーバーラツプ部８を形成する。
上記したようにオーバーラツプ部の形成は、レジストパ
ターンに基づいて形成されている。
ターンに基づいて形成されている。
〔発明が解決しようとする問題点〕
従来の半導体装置の製造方法では、オーバーラツプ部を
形成するのに、フォトリソ工程のマスクパターンに基づ
いて行っているために、パターンマスクの精度、特にマ
スク合わせの精度でオーバーラツプ幅の精度が左右され
、必要とするオーバーラツプ幅を得ようとすると、ネｎ
度誤差分を含んだ幅とせねばならず、オーバーラツプ幅
が広くなり、占有面積を広く必要とし、またオーバーラ
ンプ幅の増加は、負荷容量を増大し、電荷転送の高速動
作の妨げとなると云う問題があった。
形成するのに、フォトリソ工程のマスクパターンに基づ
いて行っているために、パターンマスクの精度、特にマ
スク合わせの精度でオーバーラツプ幅の精度が左右され
、必要とするオーバーラツプ幅を得ようとすると、ネｎ
度誤差分を含んだ幅とせねばならず、オーバーラツプ幅
が広くなり、占有面積を広く必要とし、またオーバーラ
ンプ幅の増加は、負荷容量を増大し、電荷転送の高速動
作の妨げとなると云う問題があった。
この発明は、以上のような従来の状況から、オーバーラ
ンプ幅が高精度に制御され、多素子化、高速動作の可能
な固体撮像装置の得られる半導体装置の製造方法の提供
を目的とするものである。
ンプ幅が高精度に制御され、多素子化、高速動作の可能
な固体撮像装置の得られる半導体装置の製造方法の提供
を目的とするものである。
この発明では、工程原理図の第１図（ａｌに示すように
まず、シリコン基板１の表面に絶縁膜２を介して不純物
を含有した多結晶シリコン層３を形成し、この表面に不
純物の拡散を阻止する絶縁膜４を形成する。次に第１図
（ｂ）に示すように、多結晶シリコン屓３の−ｍＡを境
として、絶縁膜４の上に異なる不純物を含有した多結晶
シリコン層５とノンドープ多結晶シリコン層７を形成す
る。但し、ノンドープ多結晶シリコン層７は多結晶シリ
コン層３の上側に設けである。
まず、シリコン基板１の表面に絶縁膜２を介して不純物
を含有した多結晶シリコン層３を形成し、この表面に不
純物の拡散を阻止する絶縁膜４を形成する。次に第１図
（ｂ）に示すように、多結晶シリコン屓３の−ｍＡを境
として、絶縁膜４の上に異なる不純物を含有した多結晶
シリコン層５とノンドープ多結晶シリコン層７を形成す
る。但し、ノンドープ多結晶シリコン層７は多結晶シリ
コン層３の上側に設けである。
次に拡散を行って不純物の含有した多結晶シリコン層５
からノンドープ多結晶シリコン層７に不純物を含有した
領域が拡がり、第１図（Ｃ）に示す状態となる。この拡
がった層をオーバーランプに利用する。即ち、不純物を
含有し７た多結晶シリコン層５と多結晶シリコン層３が
オーバーラツプする。
からノンドープ多結晶シリコン層７に不純物を含有した
領域が拡がり、第１図（Ｃ）に示す状態となる。この拡
がった層をオーバーランプに利用する。即ち、不純物を
含有し７た多結晶シリコン層５と多結晶シリコン層３が
オーバーラツプする。
オーバーラツプは、不純物の拡散によって行われ、拡散
の拡がりは、０．１μｍ程変（サブミクロン）に制御が
可能であり、オーバーラツプの幅を充分狭くでき、多素
子化と高速動作を可能とする。
の拡がりは、０．１μｍ程変（サブミクロン）に制御が
可能であり、オーバーラツプの幅を充分狭くでき、多素
子化と高速動作を可能とする。
第２図は、本発明の半導体装置の製造方法の工程を説明
するための断面図である。まず、第２図ｆａｔに示すよ
うに、Ｓｉ基板１の表面に５ｉ０２ＩＱ２を形成し、そ
の上に燐（Ｐ）を含有した、即ちＰをドープした多結晶
シリコン層３を形成する。この上に更に、ＳｉＯ２膜２
を形成する。
するための断面図である。まず、第２図ｆａｔに示すよ
うに、Ｓｉ基板１の表面に５ｉ０２ＩＱ２を形成し、そ
の上に燐（Ｐ）を含有した、即ちＰをドープした多結晶
シリコン層３を形成する。この上に更に、ＳｉＯ２膜２
を形成する。
次ぎに、第２図（ｂ）に示すように、表面に硼素（Ｂ）
の拡散を阻止する働きを持つシリコン窒化Ｍ％ （Ｓｉ
３Ｎ４膜）４を形成する。その後に硼Ｓ （Ｂ）をドー
プ した多結晶シリコン５を形成する。
の拡散を阻止する働きを持つシリコン窒化Ｍ％ （Ｓｉ
３Ｎ４膜）４を形成する。その後に硼Ｓ （Ｂ）をドー
プ した多結晶シリコン５を形成する。
次ぎに、第２図（Ｃ１のように、表面が平坦になるよう
にレジスト６を塗布する。次ぎに、ドライエツチングに
より、レジスト６のエツチングを行いＢをドープした多
結晶シリコン層５の表面を露出して、更に、エツチング
を継続することによって、第２図（ｄｌを得る。
にレジスト６を塗布する。次ぎに、ドライエツチングに
より、レジスト６のエツチングを行いＢをドープした多
結晶シリコン層５の表面を露出して、更に、エツチング
を継続することによって、第２図（ｄｌを得る。
次いで残ったレジスト６を除去して第２５（ｅ）に示す
ように、表面にノンドープ多結晶シリコン、−７を形成
する。次に、熱処理を行うことにより硼素（Ｂ）が多結
晶シリコン屓７に拡散し、Ｂ ドープ多結晶シリコン層
５の領域が拡がり、第２図（ｆＪに示すように燐ドープ
の多結晶シリコン、暖３とＢドープの多結晶シリコン層
５は、オーバーラツプする。
ように、表面にノンドープ多結晶シリコン、−７を形成
する。次に、熱処理を行うことにより硼素（Ｂ）が多結
晶シリコン屓７に拡散し、Ｂ ドープ多結晶シリコン層
５の領域が拡がり、第２図（ｆＪに示すように燐ドープ
の多結晶シリコン、暖３とＢドープの多結晶シリコン層
５は、オーバーラツプする。
次ぎに、ノンドープ多結晶シリコンのみを選択エツチン
グできるヒドラジンのエツチングａを用いて、多結晶シ
リコン膜７を選択エツチングして第２図Ｆｇ）の半導体
装置を得る。
グできるヒドラジンのエツチングａを用いて、多結晶シ
リコン膜７を選択エツチングして第２図Ｆｇ）の半導体
装置を得る。
以上の説明から明らかなように、この発明によれば、拡
散によってオーバーラツプを形成するので、オーバーラ
ンプ幅は狭くすことができオーバーラツプする層で形成
する電極の面積が小さくなり、素子の高集積化と小型化
及び動作速度の向上を計る上できわめて有効な効果を奏
する。
散によってオーバーラツプを形成するので、オーバーラ
ンプ幅は狭くすことができオーバーラツプする層で形成
する電極の面積が小さくなり、素子の高集積化と小型化
及び動作速度の向上を計る上できわめて有効な効果を奏
する。
第１図は本発明の原理工程図、
第２図は本発明の半導体装置の製造方法の工程を説明す
るための断面図、 第３図は従来の半導体装置の製造を説明するための工程
断面図である。 図において、１はシリコン基板、３はＰドープの多結晶
シリコン層、４はシリコン窒化膜、５はＢドープの多結
晶シリコン層、７はノンドー１シリつ〉１４女
″ドソ〕〉靭：ｉ
’＋ ’ ＋第３図 第２図
るための断面図、 第３図は従来の半導体装置の製造を説明するための工程
断面図である。 図において、１はシリコン基板、３はＰドープの多結晶
シリコン層、４はシリコン窒化膜、５はＢドープの多結
晶シリコン層、７はノンドー１シリつ〉１４女
″ドソ〕〉靭：ｉ
’＋ ’ ＋第３図 第２図
Claims (1)
- 半導体基板（１）の表面に絶縁膜（２）を介して形成
された不純物を含有する多結晶シリコン層（３）上に不
純物を遮断する絶縁膜（４）を形成し、前記多結晶シリ
コン層（３）の端部Ａを境界として該境界の反対側に不
純物を含有する多結晶シリコン層（５）を形成するとと
もに、前記多結晶シリコン層（３）上にノンドープ多結
晶シリコン層７を形成し、不純物含有多結晶シリコン層
（５）からノンドープ多結晶層（７）へ不純物拡散を行
い電極重ね合わせ部を形成することを特徴とする半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21527386A JPS6370457A (ja) | 1986-09-11 | 1986-09-11 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21527386A JPS6370457A (ja) | 1986-09-11 | 1986-09-11 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6370457A true JPS6370457A (ja) | 1988-03-30 |
Family
ID=16669578
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21527386A Pending JPS6370457A (ja) | 1986-09-11 | 1986-09-11 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6370457A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01102937A (ja) * | 1987-10-16 | 1989-04-20 | Nec Corp | 半導体装置の製造方法 |
-
1986
- 1986-09-11 JP JP21527386A patent/JPS6370457A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01102937A (ja) * | 1987-10-16 | 1989-04-20 | Nec Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0516173B2 (ja) | ||
| JPS6370457A (ja) | 半導体装置の製造方法 | |
| JP2691153B2 (ja) | 半導体装置の製造方法 | |
| JPH03263330A (ja) | 半導体装置 | |
| JP2586431B2 (ja) | 半導体装置の製造方法 | |
| JPH03184368A (ja) | 半導体装置の製造方法 | |
| JPS5929136B2 (ja) | 半導体装置の製造方法 | |
| JP2943855B2 (ja) | 半導体装置の製造方法 | |
| JPH0846026A (ja) | 素子分離領域を有する半導体装置の製造方法 | |
| JPH01241868A (ja) | 半導体装置 | |
| JPH03159240A (ja) | 半導体装置の製造方法 | |
| JPS628939B2 (ja) | ||
| JPS62248222A (ja) | 半導体装置の製造方法 | |
| JPS6324635A (ja) | 半導体装置の製造方法 | |
| JPS60113473A (ja) | 半導体装置の製造方法 | |
| JPH0444250A (ja) | 半導体装置の製造方法 | |
| JPH0621439A (ja) | 半導体装置の製造方法 | |
| JPS63308385A (ja) | 埋込みゲ−ト型電界効果トランジスタの製造方法 | |
| JPH0320038A (ja) | 半導体装置の製造方法 | |
| JPS63252448A (ja) | 半導体装置の製造方法 | |
| JPS59130445A (ja) | 半導体集積回路装置の製造方法 | |
| JPH01100941A (ja) | 半導体装置の製造方法 | |
| JPS63144544A (ja) | 半導体素子間分離領域の形成方法 | |
| JPH06101519B2 (ja) | 半導体素子分離両域の形成方法 | |
| JPH03109741A (ja) | 電荷転送装置の製造方法 |