JPH03179400A

JPH03179400A - Ｐｃｍ音源装置

Info

Publication number: JPH03179400A
Application number: JP1247665A
Authority: JP
Inventors: Masaki Kudo; 工藤　政樹
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 1989-09-22
Filing date: 1989-09-22
Publication date: 1991-08-05
Anticipated expiration: 2012-10-27
Also published as: JP2669073B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】「産業上の利用分野」この発明は、電子楽器に用いて好適なＰ　ＣＭ音源装置
に関する。

「従来の技術」楽音の波高値を時間の経過に従ってデンタルデータで記
憶し、この記憶値を読出して処理することにより楽音信
号を発生するＰＣＭ音源が開発されている。

このＰＣＭ音源の中には、波形メモリサイズを小さくで
き、かつ、波形メモリのアドレス移動速度を上げる必要
がない補間方式ピンチ非同期音源かある。ここで、この
方式の音源について説明する。

第１０図（イ）は、音源の波形図である。まず、音源を
同図（ロ）に示す所定周波数（ｆｓ＝ｆｓ１）のサンプ
リングパルスでサンプリングし、波形メモリに記憶させ
る。同図（ハ）は波形メモリに記憶された波形データで
ある。次に、第１０図（ニ）に示すように波形データを
補間（図は１次直線補間）するとともに、周波数ｆｓ、
（ｆｓｔ≠ｆｓ、）でリサンプルし、補間後の波形デー
タを読出す。すなわち、周波数ｆｓ、と異なる周波数ｆ
ｓ２によってリサンプルすることにより、仮憇的なサン
プリング周波数変換を行う（同図（へ）参ｐｑ）。次に
、ｆｓ、をｆｓ、と同じ周波数にすると新しいピッチを
もった音か発生される（同図（ト）参照）。

このように、有限なサンプル列から任意ピッチの楽音を
得ることができ、しかも、楽音のピッチと同期したサン
プリングパルスを作らなくて済むという利点を有してい
る。

発明か解決しようとする課題」ところで、ＰＣＭ音源では波形が繰り返す部分について
はルーピング処理を行う。このルーピング処理とは、波
形が繰り返す部分については、１周期分の波形を記憶し
、この部分を繰り返して読出すことにより繰り返し波形
を発生する処理である。

始めに、ピッチ同期方式におけるルーピング処理につい
て説明する。

例えば、第１１図（イ）に示すように、原波形（アナロ
グ波形）が繰り返す場合は、ピッチ同期方式によるサン
プリングデータは同図（０）に示すようになる。この場
合に、所定の１周期、例えば、ａ点とｂ点との間の１周
期の波形データのみを記憶し、読出しアドレスかｂ点ま
できたら再びａ点に戻って波形データの読出しを行うよ
うにする。また、８１点とす４点との間、３２点とす３
点との間の１周期の波形データを記憶して繰り返し読出
しても同様の作用を奏することができる。

次に、ピッチ非同期方式のルーピングについて説明する
。

今、音源が第１２図（イ）に示す波形であり、サンプリ
ングタイミングが同図（ロ）に示す状態であったとする
と、サンプルされた波形データは、同図（ハ）に示すよ
うになる。そして、同図（ハ）の波形データを直線補間
したデータは、同図（ニ）に示すようになる。ここで、
図の時刻ｔ　　（ｘ）を繰り返しの始点とし、時刻ｔ　
　（ｘ）からループ区間（繰り返し周期Ｔ）経過後の時
刻ｔ　（ｘ＋Ｔ）を繰り返しの終点とする。このとき、
終点はサンプリングポイントの（ｎ＋６）と（ｎ＋７）
のはほ中間にあるか、波形データＳ（ｎ＋７）は通常サ
ンプリングされないため、終点における波形データを正
確に補間することかできない。

したがって、波形データＳ　（ｎ＋７）がない場合には
、ルーピング処理を正確に行うことができず波形歪を発
生させる。

一方、Ｓ　（ｎ＋７）のデータを用意しておいたとして
も、その後のルーピングにおける補間値との間の調整を
考慮しなければ正確なルーピング処理を行うことはでき
ない。なぜなら、ピッチか非同期であるから、Ｓ　（ｎ
＋７）のデータはＳ　（ｎ）のデータとは異なった値と
なり（第１２図（ハ）参照）、Ｓ　（ｎ＋７）を用いて
補間を行った後に再ひ始点に戻って補間を行うと、初回
のルーピングにおける補間値と２回目のルーピングにお
ける補間値との間に誤差が生し、さらに、２回目と３回
目との間、３回目と４回目との間というように継続して
誤差が生じてしまうからである。そして、この誤差は波
形歪を起こし、しかも、歪の発生のし方がルーピング毎
に変化するという不都合を生ヒさせる。

これに対し、ピッチ同期式の場合は、第１１図（ロ）に
示すように、始点と終点との波形データ値が等しく、ル
ーピングを行っても上記不都合は生じない。　この発明
は、上記事情に鑑みてなされたちのて、ルーピング処理
を正確に行うことかでき、波形歪を生しることがないピ
ッチ同期式のＰＣＭ音源装置を提供することを目的とし
ている。

「課題を解決するための手段」上記課題を解決するために、請求項（１）に記載の発明
にあっては、所定のサンプリング間隔で波形データが記
憶されている波形メモリと、発音すべき音の周波数に対
応する間隔でアドレスデータを更新するとともに、前記
アドレスの整数部および当該整数部の次の整数により前
記波形データをアクセスし、さらに前記アドレスの少数
部を補間データとして出力するアドレスデータ発生部と
、前記アドレスデータ発生部によってアクセスされた２
つの波形データと前記補間データとに基ついてデータ補
間を行うデータ補間制御部と、前記アドレスデータによ
るアドレス空間の少なくとも一部にループ部を設定し、
このループ部を繰り返しアクセスするように前記アドレ
スデータ発生部を制御するループ制御部とを具備すると
ともに、前記データ補間制御部は、ループ部エンドアド
レスの波形データとしてループ部スタートアドレスの波
形データを用い、ループ部の最終区間においてはループ
部エンドアドレスの直前となる整数部によってアクセス
された波形データとスタートアドレスの波形データとを
用い、かつ、当該整数部とエンドアドレスとの間の距離
に対応して前記補間データを補正し、これによりデータ
補間を行うことを特徴としている。

また、請求項（２）に記載の発明にあっては、前記デー
タ補間制御部は、ループ部のスタートアドレスの波形デ
ータとしてエンドアドレスの波形データを用い、ループ
部の最初の区間においてはエンドアドレスの波形データ
とスタートアドレスの直後の整数値によってアクセスさ
れた波形データとを用い、かつ、当該整数値とスタート
アドレスとの間の距離に対応して前記補間データを補正
し、これによりデータ補間を行うことを特徴としている
。

「作用」請求項１および２の発明においては、ループ部のスター
トアドレスとエンドアドレスの各波形データが一致する
ので、ルーピングの回数によって補間値が変動するとい
うことがない。

また、請求項１に記載の発明にあっては、ループ部エン
ドアドレスが少数部を含む場合に、このアドレスの波形
データとしてループ部スタートアドレスの波形データを
用いることができ、請求項２に記載の発明にあっては、
ループ部スタートアドレスが少数部を含む場合に、この
アドレスの波形データとしてループ部エンドアドレスの
波形データを用いることができる。

「実施例」以下、図面を参照してこの発明の実施例について説明す
る。

Ａ　￥絶倒の基本原理始めに、実施例の基本原理について説明する。

まず、波形メモリにおけるルーピング始点のアドレスを
ループスタートポイントアドレスＬＳＰＡルーピング纒
点のアドレスをループエンドポイントアドレスＬ　Ｅ　
Ｐ　Ａとする。ピッチ非同期方式においては、ループス
タートポイントアドレスＬＳＰＡを第３図（ロ）に示す
ようにサンプリングポイントと一致させると、ループエ
ンドポイントアトレスＬＥＰＡは前述のようにサンプリ
ングポイントと一致しない（同図（イ）参照）。しかも
、Ｓ　（ｎ−＋−ｘ）　、Ｓ　（ｎ＋ｘ＋ｌ）はサンプ
リングされないため、Ｓ（ｎ＋ｘ−ｉ）とループエンド
ポイントアドレスＬＥＰＡとの間においては、補間を行
うことができない。そこて、本実施例においては、ルー
フエンドポイントアドレスＬ　Ｅ　Ｐ　Ａの波形データ
としてループスタートポイントアドレスＬＳＰＡの波形
データを用い、Ｓ（ｎ十ｘ−１）とループエンドポイン
トアトレスＬＥＰＡとの間の補間を、Ｓ（ｎ＋ｘ−１）
とＳ　（ｎ）とを用いて行うようにしている。これは、
周期波形であれば、ループエンドポイントアトレスＬＥ
ＰＡの波形データは、ループスタートポイントアトレス
ＬＳ　ＰＡの波形データに等しくなることを利用したも
のである。

この場合において、Ｓ（ｎ十ｘ−１，）とループエンド
ポイントアドレスＬＥＰＡとの距離は、通常のサンプリ
ングポイント間の距離とは異なるので、Ｓ　（ｎ＋ｘ−
１）とループエンドポイントアドレスＬＥＰＡとの間に
おける補間は、補間値を補正するようにしている。

以上のような補間処理を行うことにより、ルーピング処
理における各補間値の同一性か保たれ、歪のない波形デ
ータを得ることができる。

以上がこの実施例の基本原理である。

Ｂ　実施例の構成第１図はこ・の発明の一実施例の構成を示すブロック図
である。図において１は多数のキーからなる鍵盤であり
、鍵盤１の各キーから出力されるキー信号は押鍵検出手
段２に供給される。押鍵検出手段２は、キー信号に基つ
いてそのキーを示すキーコート’　Ｋ　Ｃを出力すると
ともに、押鍵か検出されるとキーオン信号に○＼を出力
する。３は周波数情報発生部であり、キーコードＫＣに
対応する周波数情報であるＦナンノ・を発生する。この
Ｆナンバは、Ｆナンバレジスタ４に入力されるようにな
・ている。

次に、５は装置各部を制御する制御部てあり、ＣＰＵ、
ＲＯＭおよびＩ１０ボート等から構成されている。この
制御部５は、キーオン信号ＫＯＮが供給されると、各種
の制御信号を所定のタイミングに従って発生するように
なっている。

８は加算器であり、一方の入力端にＦナンバレジスタ４
が出力するＦナンバが供給され、その出力信号はセレク
タ９の一方の入力端に供給される。

セレクタ９は制御部５か出力する信号ＡＳＥＬが“０”
のときに第０入力端を選択し、“ｌ”のときに第１入力
端を選択する。このセレクタ９の第１の入力端には、制
御部５からスタートデータＳＤか供給されている。スタ
ートデータＳＤは、波形データの読出し開始アドレスで
あり、アタック部の最初のアドレスを示す。このスター
トデータＳＤは、音色等によって種々異なる値か予め設
定されている。１０は減算器であり、制御部５が信号Ｒ
Ｄを出力すると、セレクタ９の出力信号から信号ＳＤを
減算してシフトレジスタ１１に供給する。また、制御部
５が信号ＲＤを出力しないときは、セレクタ９の出力信
号は、減算器１０をそのまま通過してシフトレジスタ１
１に供給される。

シフトレジスタ１１は、クロック信号φ、。、φ１に基
づいてシフト動作を行う回路である。クロック信号φ、
。、φ、は、第４図（ホ）、（へ）に示すタイミングで
出力される信号であり、シフトレジスタ１１はクロック
信号φ、。の立上りで供給されている信号を取り込み、
クロック信号φ５．の立上りで取り込んだ信号を出力す
るようになっている。このシフトレジスタ１１の出力信
号は加算器８の他方の入力端に供給され、Ｆナンバに加
算されるようになっている。

次に、１２は比較器てあり、制御部５が出力するループ
エンドポイントアドレスＬＥＰＡか入力端Ｂに供給され
、加算器８の出力信号か入力端Ａに供給されている。そ
して、Ａ＞Ｂのときに信号ＣＰＩ（”１”信号）を出力
し、Ａ＞１ｎｔ（Ｂ）のときに信号ＣＰ２（”ビ信号）
を出力する。

ここで、Ａ、Ｂは各々入力端Ａ、Ｂに供給される信号の
大きさであり、１ｎｔ（Ｂ）は入力端Ｂに供給される信
号の整数部を示している。これら信号ＣＰＵ、ＣＰ２は
、各々制御部５に供給されるようになっており、制御部
５は信号ＣＰＩが供給されると、前述した信号ＲＤを出
力するようになっている。信号ＲＤは、ループのサイズ
を示す信号であり、ループエンドポイントアドレスＬＥ
ＰＡとループスタートポイントアドレスＬＳ　ＰＡとの
差を示す信号である。

次に、１６はソフトレジスタ１１の出力信号の整数部に
ｌ”を加える加算器であり、この加算器の出力信号かセ
レクタ１５の第１入力端に供給される。また、セレクタ
１５の第Ｏ入力端にはシフトレジスタ１１の出力信号の
整数部Ｉが直接供給される。セレクタ１５はクロック信
号φＷに従ってセレクト動作を行うようになっている。

この場合、クロック信号φＷは、第４図（イ）に示すタ
イミングで出力され、セレクタ１５は、クロック信号φ
Ｗか“ｌ”のときに第１入力端、０°”のときに第Ｏ入
力端を各々遺択する。このセレクタ１５の出力信号は、
波形メモリ１７にアドレスデータとして供給されるよう
になっており、これにより、波形メモリ１７に記憶され
ている波形データは正数部■および（１＋１）によって
アクセスされる。

一方、シフトレジスタ１１の出力信号の小数部ｉは、セ
レクタ１９の第Ｏ入力端および乗算器２０の一方の入力
端に供給される。乗算器２０の他方の入力端には、制御
部５から補正データＣＤが供給されている。補正データ
ＣＤについては、後述する。

また、乗算器２０の出力信号は、セレクタ１９の第１入
力端に供給されている。セレクタ１９は、制御部５から
供給される信号ＢＳＥＬによってセレクト動作を行うよ
うになっており、信号ＢＳＥＬが“Ｏ”のときに第Ｏ入
力端、“ｌ”のときに第１入力端を選択する。このセレ
クタ１９の出力信号は、補間係数データＩＰＤとして補
間制御部１８に供給されるようになっている。補間制御
部１８は、波形メモリ■７から出力される正数部Ｉ、Ｎ
＝１）に対応する波形データ、補間係数データＩＰＤ、
および信号ＢＳＥＬに基づいて補間を行う。ここで、補
間制御部１８の構成を第２図にボす。

図において、３０はセレクタであり、第Ｏ入力端に波形
メモリ１７から読出される波形データが供給され、第１
入力端にＬＳレジスタ３１の出力信号が供給される。Ｌ
Ｓレジスタ３１には、ループスタートポイントアドレス
Ｌ　Ｓ　Ｐ４における波形データの値（以下、ループス
タートポイントデータＬＳＰＤという）がキーオン信号
Ｋ　ＯＮの発生時に書き込まれるようになっている。セ
レクタ３０はアンドゲート３２の出力信号が“１″のと
きに第１入力端を選択し、“０”のときに第０入力端を
遺択し、アンドゲート３２は信号ＢＳＥＬとクロック信
号φＷの論理積をとるようになっている。３３はセレク
タ３０の出力信号とセレクタ３５の出力信号とを乗算す
る乗算器であり、その出力信号か加算器３４の一方の入
力端に供給される。セレクタ３５の第１入力端には補間
係数データＩＰＤが直接供給され、第Ｏ入力端には補間
係数データＩＰＤがビット反転回路３６によってビット
反転された後に供給される。

次に、加算器３４の出力信号は、出力ラッチ３８の入力
端に供給される。出力ラッチ３８は、クロック信号φＳ
ｕｍｔ　（第４図（〕・）参照）か立ち上がったときに
、加算器３８の出力信号をラッチする。また、加算器３
８の出力信号は、累算ラッチ３７に供給される。累算ラ
ッチ３７は、クロック信号φ５ｕＩＩＩＩが立ち上がっ
たときに加算器３４の出力信号をラッチし、クリア信号
φｃｌｒ　（第４図（ニ）参照）が立ち上かる毎にクリ
アされるようになっている。

次に、第１図に示す２３は、補間制御部１８の出力信号
とエンベロープ発生部２２の出力信号とを乗算する乗算
器である。エンベロープ発生部２２は、キーオン１３号
ＫＯＮか供給されると、所定のエンベロープ信号を発生
するものである。乗算器２３の乗算処理によって、補間
された波形データに対しエンベロープが付されることに
なる。そして、乗算器２３の出力信号は、Ｄ／Ａフンバ
ータ２５によってアナログ信号に変換され、その後にサ
ウンド／ステム２６に供給されて楽音として発生される
。

Ｃ・実施例の動作次に、上記構成によるこの実施例の動作についてアタッ
ク部とループ部（第６図参照）に分けて説明する。

■アタック部の発音動作まず、鍵盤１内のいずれかのキーが押されると、押鍵検
出回路２によって押鍵か検出され、キーオン信号ＫＯＮ
か出力される。これにより、制御部５か信号Ａ　Ｓ　Ｅ
　Ｌを“１”信号にし、セレクタ９に第１入力端を選択
させる。この結果、スタートデータＳＤかセレクタ９、
減算器１０およびソフトレジスタ１１を介して出力され
、その正数部■がセレクタ１５の第Ｏ入力端に供給され
る。ここで、クロック信号φＷが“Ｏ”信号のときは（
第４図（イ）参照）、セレクタ１５か第Ｏ入力端を選択
するから、スタートデータＳＤの正数部Ｉは、セレクタ
１５を介して波形メモリ１７に供給される。この結果、
スタートデータＳＤの正数部Ｉが示すアドレスに記憶さ
れている波形データＳ　（ｓ）が読出され、補間制御部
１８に供給される。一方、比較器１２においてはＡ＜Ｂ
であるため、信号Ｃｐｌ、ｃｐ２は出力されず、この結
果、信号ＢＳＥＬは“Ｏ′信号となる。信号ＢＳＥＬが
“Ｏ″信号あると、第２図に示すアンドゲート３２の出
力信号は常に“Ｏ”信号となる。そして、アンドゲート
３２の出力信号が“Ｏ”信号の場合は、セレクタ３０が
第Ｏ入力端を選択するから、波形メモリ１７から読出さ
れた波形データＳ　（ｓ）は、セレクタ３０を介して乗
算器３３に供給される。

また、信号ＢＳＥＬか“Ｑ”信号の場合は、第１図に示
すセレクタ１９か第Ｏ入力端を選択するかも、スタート
データＳＤの小数部ｉかセレクタ１９か：）補間データ
ＩＰＤとして出力される。補間データＩＰＤは、クロッ
ク信号φＷが“Ｏ”信号となっているタインミングにお
いては、ビット反転回路３６によってビア１反転された
後にセレクタ３５を介して乗算器３３に供給される。こ
の小数部１をビ・、ト反転すると、その値は（１−ｉ）
になるから、乗算器３３においては、スタートデータＳ
Ｄのアドレスにおける波形データＳ　（ｓ）と（１−ｉ
）か乗算される。この乗算結果（Ｓ　＜≦）・（１−ｉ
）ｌ　は加算器３４を介して累算ラッチ３７に供給され
る。累算ラッチ３７は、すでにクロック信号φｃｌｒに
よってクリアされており（第４図（ニ）の時刻ｔ１参照
）、次いで、第４図（ロ）の時刻ｔ３においてクロック
信号φ５Ｌｌｆｆｌ＋が立ち上がると上記乗算結果か累
算ラッチ３７に取り込まれる。この結果、乗算結果（Ｓ
（Ｓ）・（１−１））か加算器３４のＢ入力端に供給さ
れる。

次に、時刻ｔ４においてクロック信号φＷが立ち上かる
と、第１図に示すセレクタ１５が第１入力端を選択する
。この結果、加算器１６の出力信号、すなわち、スター
トデータＳＤに°′１”か加えられた値かセレクタ１５
を介して波形メモリ１７に供給される。これにより、ス
タートデータＳＤの次のアドレスの波形データＳ　（ｓ
＋１）が読出される。この波形データＳ（ｓ＋１）は、
第２図に示すセレクタ３０を介して乗算器３３に供給さ
れる。このとき、クロック信号φＷは“■”信号である
から、セレクタ３５か第１入力端を選択し、補間係数デ
ータＩＰＤかセレクタ３５を介して乗算器３３に供給さ
れる。この場合の補間データＩＰＤは、スタートデータ
ＳＤの小数部ｉであるから、乗算器３３における演算結
果は、Ｓ（ｓ＋１）・ｉとなる。そして、この乗算結果
が加算器３４のへ入力端に供給され、すてにＢ入力端に
供給されている前回の乗算結果＋Ｓ　（Ｓ）・（１ｉＨ
と加算される。この加算により直線補間が終了し、直線
補間されたデータか、クロック信号φＳＩＪｍｔが立ち
上がったとき（第４図の時刻ｔ５参声）に出力ラノチ３
８に取り込まれて次段に出力される。ここで、上述の演
算によって直線補間か行われることを説明する。

今、スタートデータＳＤの正数部Ｉか示すアドレスにお
ける波形データＳ　（ｓ）と、スタートデータＳＤの正
数部Ｉに１を加えたアドレスにおける波形データＳ　（
Ｓ＋１）か、各々第５図に示すようになっていたとする
。そして、スタートデータＳＤの小数部１を図示のよう
にとると、補間により求めるべき波形データＳ　（ｓ＋
ｉ）は次式によって表される。

＝ｉ　　−５（ｓ　　＋ｌ　　）−ｉ　　−３（ｓ　）
十Ｓ　　（ｓ　）・（１−ｉ）Ｓ（ｓ）＋１−５（ｓ＋
１）・・・　・　（１）この（１）式の右辺の第１項の乗算はクロック信号φＷ
が“○”のときにおいて乗算器３３か行う演算であり、
第２項の乗算はクロック信号φＷか“１”のときにおい
て乗算器３３が行なう演算である。したかって、加算器
３４において各乗算結果を加え合わせると、その演算結
果は（１）式の右辺と同等となり、直線補間か行われた
ことになる。

次に、直線補間後のデータは、出力ラノチ３８から出力
され、乗算器２３によってエンヘローフ処理か施され、
その後にＤ／Ａコンバータ２５によってアナログ信号に
変換された後、サラントンステム２６によって楽音とし
て発せられる。

一方、ンフトレジスタ１１から出力されたスタートデー
タＳＤは第１図に示す加算器８の他方の入力端に供給さ
れ、Ｆナンバレジスタ４が出力するＦナンバと加算され
る。このとき、制御部５が出力する信号ＡＳＥＬは、Ｏ
”信号になっており、この結果、セレクタ９は第○入力
端を遺択する。これにより、加算器８における加算結果
は、セレクタ９、減算器１０およびンフトレジスタ１１
を介して出力される。そして、その整数部Ｉおよび小数
部ｉに対し、上述の場合と同様の波形データ読出し、お
よび直線補間処理か行われる。また、／フトレ／スタ１
１の出力信号は、加算器８の他方の入力端に供給される
か与、以後はこのループによりＦナンバか順次累算され
ていく。したかって、順次累算されていくデータの整数
部■およａ小数部ｉに対し、波形データ読出し、および
補間処理か順次行われ、これにより、アタック部の波形
データか補間処理によって作成される。このアタック部
の各波形データは、前述したようにエンヘローブ処理が
施された後に楽音として発せＳれる。

Ｃループ部の発音動作次に、ループ部の発音動作について説明する。

上述のようにして、スタートデータＳＤに対しＦナンバ
が順次累算されていくと、波形メモリ１７の読出しアド
レスは、第６図に示すアタック部の領域を越えループ部
の領域に入る。そして、ループ部の波形データ読出し、
および補間処理は基本的にはアク、り部の場合と同様に
して行われる。

しかし、Ｆナンバの累算か進んてンフトレジスタ１１の
出力信号が第３図（イ）に示す波形データＳ　（ｎ−＋
−ｘ−１）とループエンドポイントアトレスＬＥＰＡと
の間（以下特定補間区間という）のアドレスを示すよう
になると、前述の処理とは異なる処理内容になる。この
処理について以下に説明する。

まず、加算器８の出力信号が特定補間区間に入ると、比
較器１２においてＡ＞１ｎｔ（Ｂ）となる。加算器１２
のＢ入力端にはループエンドポイントアドレスＬＥＰＡ
が供給されているから、１ｎｔ（Ｂ）は結局ループエン
ドポイントアドレスＬＥＰＡの整数部となる。このルー
プエンドポイントアドレスＬＥＰＡの整数部は、第３図
（イ）から判るように、波形データ（Ｓ＋ｘ−１）のア
ドレス値であり、特定区間の開始点である。そして、Ａ
＞１ｎｔ（Ｂ）となると、比較器１２が信号ＣＰ２を出
力し、これにより、制御部５が信号ＢＳＥＬを“１”信
号にし、かつ、補正データＣＤを出力する。ここで、補
正データＣＤは、その逆数１／ＣＤがループエンドポイ
ントアドレスＬＥＰＡの小数部となるように設定されて
いるデ−夕である（第３図（ハ）参照）。

信号ＢＳＥＬか“ｌ”信号になると、第１図に示すセレ
クタ１９が第１入力端を選択し、この結束、７フトレ／
スタ１１の出力信号の小数部と補正データＣＤとの乗算
値１・ＣＤが補間係数データＩＰＤとして出力される。

また、信号ＢＳＥＬか°′１パ信号になると、第２図に
示すアントゲ−１３２の一方の入力端に“１”信号が供
給されるかさ、アンドゲート３２の出力値はクロ／り信
号φＷによって一義的に定まる。したがって、クロ・。

り信号φＷが“°０゛信号のときには、セレクタ３０が
第Ｏ入力端を選択し、波形メモリ１７から読出された波
形データが乗算器３３に供給される。

このときＦナンバの累算値は特定補間区間に入っている
から、その整数値Ｔによってアクセスされる波形データ
は第３図（イ）から判るように波形データ３　（ｎ＋ｘ
−１）である。また、このときはセレクタ３５が第Ｏ入
力端を選択するから、乗算器３３においては１−ＣＤの
ビット反転値と波形データＳ（ｎ＋ｘ−１）とが乗算さ
れる。したかって、乗算器３３の乗算結果は、（１−ｉ
−ｃＤ）・Ｓ　（ｎ＋ｘ−１）となる。この乗算結果は
、加算器３４のへ入力端、出力端を順次弁して累算ラッ
チ３７に取り込まれ、加算器３４のＢ入力端に供給され
る。次に、クロ・７り信号φＷが立ち上がると（第４図
（イ）の時刻ｔ４参照）、アントゲート３２が“ｌ”信
号を出力し、セレクタ３０が第１入力端を選択する。こ
の結果、ＬＳレジスタ３１内に記憶されているループ部
の最初の波形データ、すなわち波形データＳ　（ｎ）か
乗算器３３に供給される。また、クロック信号φＷか“
１”信号になるとセレクタ３５が第１入力端を選択する
から補間係数データＩＰＤがそのまま乗算器３３に供給
される。この結果、乗算器３３における乗算結果はＳ　
（ｎ）　　・１−ＣＤとなる。この乗算結果は、加算器
３４のＡ入力端に供給され、すてにＢ入力端に供給され
ている前回の乗算結果と加算される。したがって、加算
器３４においては、Ｓ　（ｎ＋ｘ−１）　　・　（１−
ｉ−ＣＤ）　　・ＣＤ＋Ｓ（す）・１−ｃＤなる演算が
行われる。ここで、この演算の意味について説明する。

まず、本実施例においては、前述したように、ループエ
ンドポイントアドレスＬＥＰＡの位置にループスタート
ポイントアドレスＬＳ　ＰＡの波形データＳ　（ｎ）か
あるとみなして特定補間区間の補間を行うようにしてい
る。ところで、特定補間区間の間隔は、第３図（ハ）に
示すように１／ＣＤであり、他の区間の間隔より短い。

そこで、少数部１については、区間の長さに対する割合
に変換する必要があり、区間長（１／ＣＤ）で除する必
要かある。結果的には少数部ｉにＣＤを乗じることにな
り、すなわち、特定補間区間の長さを他の区間と同様に
「１」として取り扱うことと同様になる。この拡大の状
態を第７図に示す。第７図においては、ループエンドポ
イントアドレスＬＥＰＡを右側にずらしてＬＥＰＡ−と
し、区間の長さを　１」にしている。これに対応して少
数部ｉの値にＣＤを乗しれば、拡大された区間に対して
前述の（１）式が適用され補間ができることが判る。す
なわち、（１）式の右辺におけるｉをｉ・ＣＤに置き換
え、波形データＳ　（ｓ）をＳ（ｎ＋Ｘ−１）に、波形
データＳ　（Ｓ＋１）をＳ　（ｎ）に置き換えればよい
。この置き換え後の右辺が加算器３４の演算に対応し、
適性な補間が行われたことが判る。

そして、加算器３４の加算結果は、クロック信号φ５Ｉ
Ｊｆｆｈ　（第４図（ハ）参照）の立ち上かりにおいて
出力ラッチ３８に取り込まれ、後段の回路に出力される
。

次に、第１図に示す加算器８においてＦナンバの累算が
行われると、この累算値に対して上述と同様の処理が行
われる。ただし、特定補間区間においては、第３図（イ
）からも判るように、累算値（すなわちシフトレジスタ
１１の出力信号）の整数値■は変わらず波形データＳ　
（ｎ＋ｘ−１）が記憶されているアドレスを示す。そし
て、クロック信号φＷが“１”になったときは第２図に
示すセレクタ３０が第■入力端を選択するから、結局、
特定補間区間においては、Ｆナンバ累算値の変動に拘わ
らず波形データＳ　（ｎ↓Ｘ−１）とＳ　（ｎ）との間
で補間か行われる。補間に影響を与えるのはＦナンバ累
算値の少数部、すなわちンフトレシスタ１１の出力信号
の少数部１であり、Ｆナツツ＼の累算に伴う少数部ｌの
変動に従った補間値が補間制御部１８か与順次出力され
る。

そして、Ｆナンバ累算値かさらに大きくなると、その値
かループ部（第６図参照）の領域を超える。

この結果、第１図に示す比較器１２において、Ａ＞Ｂ、
！：なり、比較器１２から制御部５へ信号ＣＰｌか出力
される。制御部５は、信号ＣＰか供給されると、信号Ｒ
Ｄを減算器ｌＯへ供給し、この結果、減算器１０による
減算か行われる。ここで、信号ＲＤは、ループのサイズ
を示す信号であるから、減算器ｌ○による減算か行われ
ると、ループエンドポイントアドレスＬＥＰＡを僅かに
越えたアドレスから、ループサイズか成算されることに
なる。したかって、その演算値はループ部の開始アドレ
ス、すなわち、ループスタートポイントアドレスＬＳＥ
、Ａ（第６図参照）より僅かに大きな値となる。この場
合、減算値かループスタートポイントアドレスＬＳＥＡ
に完全に一致しなくても、補間制御部１８によってルー
プスタートポイントアドレスＬＳＥＡの波形データＳ　
（ｎ）と上記減算値における波形データとの間で補間処
理か行われるため不都合は生じない。そして、以後は減
算値に順次Ｆナンバか累算され、各累算値に対し前述と
同様の波形データ読出し、および補間か行われる。そし
て、累算値か再ひループエンドポイントアドレスＬＥＰ
Ａを越えた場合は、減算器１０による減算が行われ、再
度ループスタートポイントアドレスＬＳ　ＥＡに付近に
戻る。このように、以後はループ部内において、繰り返
し波形データの読出し、補間が行われる。

以上の動作においては、ループエンドポイントアドレス
ＬＥＰＡの波形データをループスタートポイントアドレ
スＬＳＥＡの波形データＳ　（ｎ）と一致させているた
め、ルーピングの回数によって補間値に誤差が生じると
いうことかない。

Ｄ：実施例の変形上述した実施例は、ループスタートポイントアトレスＬ
ＳＥＡに少数部Ｉかなく、ループエツトポイントアトレ
スＬＥＰＡに少数部１かある場合の例であったか（第２
図（イ）、（ロ）参照）、これと逆に第８図（イ）、（
ロ）に示すようにループスタートポイントアドレスＬＳ
ＥＡに少数部Ｉがあり、ループエンドポイントアドレス
ＬＥＰＡに少数部１かない場合であっても上記実施例と
同様の処理を行うことができる。ただし、この場合にお
いては、同図（ロ）に示すように、ループスタートポイ
ントアドレスＬＳ　ＰＡのアドレス位置にループエンド
ポイントアドレスＬＥＰＡの波形データを配置させ、こ
のデータによって補間を行うようにする。このため、補
間制御部１８を第９図に示すように構成する必要がある
。第９図に示す回路が第８図に示す回路と異なる点は、
ＬＳレジスタ３１に代えて゛ループエンドポイントアド
レスＬＥＰＡにおける波形データを記憶するＬＥレンス
スタ０が設けられている点およびクロック信号φＷかイ
ンバータ４１を介してアンドゲート３２の一方の入力端
に供給される点である。また、第９図に示す信号ＢＳＥ
Ｌは、第８図（ハ）に示す特定補間区間において“１パ
信号になるように構成される。

以上のような構成によると、第８図（ハ）に示す特定補
間区間において、波形データＳ　（ｎ＋ｘ）と波形デー
タ５（ｎ−１−１）との間で補間かなされる。特定補間
区間の区間幅については、前述の実施例と同様に補正デ
ータＣＤによって補正かなされるので、第７図に示した
場合の処理内容となる。

したがって、第９図に示す回路によっても、前述の実施
例と同様の効果を得ることができる。

「　発明の効果　」以上説明したように、請求項１に記載の発明によれば、
所定のサンプリング間隔で波形データか記憶されている
波形メモリと、発音すべき音の周波数に対応する間隔て
アドレスデータを更新するとともに、前記アドレスの整
数部および当該整数部の次の整数により前記波形データ
をアクセスし、さらに前記アドレスの少数部を補間デー
タとして出力するアドレスデータ発生部と、前記アドレ
スデータ発生部によってアクセスされた２つの波形デー
タと前記補間データとに基づいてデータ補間を行うデー
タ補間制御部と、前記アトレステータによるアドレス空
間の少なくとも一部にループ部を設定し、このループ部
を繰り返しアクセスするように前記アドレスデータ発生
部を制御するループ制御部とを具備するとともに、前記
データ補間制御部は、ループ部エンドアドレスの波形デ
ータとしてループ部スタートアドレスの波形データを用
い、ループ部の最終区間においてはループ部エンドアド
レスの直前となる整数部によってアクセスされた波形デ
ータとループ部スタートアドレスの波形データとを用い
、かつ、当該整数部とループ部エンドアドレスとの間の
距離に対応して前記補間データを補正し、これによりデ
ータ補間を行うようにし、また、請求項（２〉に記載の
発明にあっては、前記データ補間制御部は、ループ部の
スタートアドレスの波形データとしてループ部エンドア
ドレスの波形データを用い、ループ部の最初の区間にお
いてはループ部エンドアドレスの波形データとループ部
スタートアドレスの直後の整数値によってアクセスされ
た波形データとを用い、かつ、当該整数値とループ部ス
タートアドレスとの間の距離に対応して前記補間データ
を補正し、これによりデータ補間を行うようにしたので
、ピンチ非同期式でありながら、ルーピング処理を正確
に行うことができ、波形歪が生じないという利点を得る
ことかできる。

【図面の簡単な説明】

第１図はこの発明の一実施例の全体構成を示すブロック
図、第２図は同実施例における補間制御部の構成を示す
ブロック図、第３図は同実施例におけるループ部の境界
と波形データの位置関係を示す概念図、第４図は同実施
例におけるクロック信号のタイミングを示すタイミング
チャート、第５図は同実施例における直線補間処理を説
明するための説明図、第６図は同実施例における読出し
波形のアタンク部とループ部とを示す波形図、第７図は
同実施例における特定補間区間の補正処理を説明するた
めの説明図、第８図は同実施例の一変形例におけるルー
プ部の境界と波形データの位置関係を示す概念図、第９
図は同変形例における補間制御部１８の構成例を示すブ
ｏ　ツク図、第１０図はピッチ非同期方式の発音原理を
説明するための波形図、第１１図はピ・ノチ同期方式に
よるル−ピング処理を説明するための波形図、第１２図
はピッチ非同期方式における従来のルーピング処理を説
明するための波形図である。３・・・・・周波数情報発生部、４・・・・・Ｆナンノ
くレジスタ、８・・・・加算器、９・・・・・セレクタ
、１０・・・・・・減算器、１１・・・・・シフトレジ
スタ、１５・・・・・・セレクタ、１６−・・・・加算
器、１９・・・・・セレクタ（以上３．４，８，９，１
０．ＬＬ　　１５，１６．１９はアドレスデータ発生部
）、５・・・・・制御部（ル−プ制御部）、１７・・・
・・波形メモリ、１８・・・・・・補間制御部。

Claims

【特許請求の範囲】

（１）所定のサンプリング間隔で波形データが記憶され
ている波形メモリと、発音すべき音の周波数に対応する間隔でアドレスデータ
を更新するとともに、前記アドレスの整数部および当該
整数部の次の整数により前記波形データをアクセスし、
さらに前記アドレスの少数部を補間データとして出力す
るアドレスデータ発生部と、前記アドレスデータ発生部によってアクセスされた２つ
の波形データと前記補間データとに基づいてデータ補間
を行うデータ補間制御部と、前記アドレスデータによる
アドレス空間の少なくとも一部にループ部を設定し、こ
のループ部を繰り返しアクセスするように前記アドレス
データ発生部を制御するループ制御部とを具備するとと
もに、前記データ補間制御部は、ループ部エンドアドレスの波
形データとしてループ部スタートアドレスの波形データ
を用い、ループ部の最終区間においてはループ部エンド
アドレスの直前となる整数部によってアクセスされた波
形データとループ部スタートアドレスの波形データとを
用い、かつ、当該整数部とループ部エンドアドレスとの
間の距離に対応して前記補間データを補正し、これによ
りデータ補間を行うことを特徴とするＰＣＭ音源装置。
（２）所定のサンプリング間隔で波形データが記憶され
ている波形メモリと、発音すべき音の周波数に対応する間隔でアドレスデータ
を更新するとともに、前記アドレスの整数部および当該
整数部の次の整数により前記波形データをアクセスし、
さらに前記アドレスの少数部を補間データとして出力す
るアドレスデータ発生部と、前記アドレスデータ発生部によってアクセスされた２つ
の波形データと前記補間データとに基づいてデータ補間
を行うデータ補間制御部と、前記アドレスデータによる
アドレス空間の少なくとも一部にループ部を設定し、こ
のループ部を繰り返しアクセスするように前記アドレス
データ発生部を制御するループ制御部とを具備するとと
もに、前記データ補間制御部は、ループ部のスタートアドレス
の波形データとしてループ部エンドアドレスの波形デー
タを用い、ループ部の最初の区間においてはループ部エ
ンドアドレスの波形データとループ部スタートアドレス
の直後の整数値によってアクセスされた波形データとを
用い、かつ、当該整数値とループ部スタートアドレスと
の間の距離に対応して前記補間データを補正し、これに
よりデータ補間を行うことを特徴とするＰＣＭ音源装置
。