JPS637463B2 - - Google Patents
Info
- Publication number
- JPS637463B2 JPS637463B2 JP56103529A JP10352981A JPS637463B2 JP S637463 B2 JPS637463 B2 JP S637463B2 JP 56103529 A JP56103529 A JP 56103529A JP 10352981 A JP10352981 A JP 10352981A JP S637463 B2 JPS637463 B2 JP S637463B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- films
- opening
- metal wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に関し、特に多
層配線構造を有する半導体装置の製造方法に関す
る。
層配線構造を有する半導体装置の製造方法に関す
る。
近年、半導体装置はますます高集積化、高密度
化が進み、それに伴つて不純物拡散領域パター
ン、絶縁膜への開孔パターン、導電膜パターン等
の微細化とともに、導電膜の多層化が行なわれる
ようになつている。しかしながら、導電膜のパタ
ーンの微細化と導電膜の多層化は従来技術におい
ては両立する技術ではなかつた。即ち、従来の導
電膜の多層化に対しては、下層の導電膜の段部
で、上層の導電膜の断線を防止するため、下層の
導電膜の側面が該下層の導電膜の下地に対して垂
直にならないように傾斜をもたせてその段部が急
岐にならないように対処して来た。しかしなが
ら、この方法では導電膜を垂直にパターニングす
ることができないため微細化の実現に対しては不
適当な方法である。そしてこれらの欠点を防止す
る方法として従来使用されている方法に、下層と
上層の導電膜の間の層間絶縁膜として、リンガラ
ス膜を使用し、このリンガラス膜の形成後、1000
℃付近の高温処理によりフローさせて段部を滑ら
かにする方法がある。しかしながら、この方法も
リンガラス膜を使用しなければならないというこ
と、1000℃付近の高温処理をしなければならない
ということの制限があるため、使用範囲が限定さ
れる。即ち、リンガラス膜の他にも層間絶縁膜と
しては気相成長による酸化膜、アルミナ膜、及び
プラズマ化学反応による酸化膜、窒化膜等があ
る。そして、これらの絶縁膜にはリンガラス膜に
はない有効な特性をものものがある。例えば、熱
的に安定であるとか、厚い膜厚が容易に得られる
とか、導電膜との密着性が良いとか、耐湿性に優
れているとか等である。さらに1000℃付近の高温
処理をしなければならないことにより、不純物拡
散領域の再拡散による回路素子の特性変化は避け
られないし、さらに下層導電膜として、アルミ膜
等の金属膜は使用できない等の問題が発生する。
化が進み、それに伴つて不純物拡散領域パター
ン、絶縁膜への開孔パターン、導電膜パターン等
の微細化とともに、導電膜の多層化が行なわれる
ようになつている。しかしながら、導電膜のパタ
ーンの微細化と導電膜の多層化は従来技術におい
ては両立する技術ではなかつた。即ち、従来の導
電膜の多層化に対しては、下層の導電膜の段部
で、上層の導電膜の断線を防止するため、下層の
導電膜の側面が該下層の導電膜の下地に対して垂
直にならないように傾斜をもたせてその段部が急
岐にならないように対処して来た。しかしなが
ら、この方法では導電膜を垂直にパターニングす
ることができないため微細化の実現に対しては不
適当な方法である。そしてこれらの欠点を防止す
る方法として従来使用されている方法に、下層と
上層の導電膜の間の層間絶縁膜として、リンガラ
ス膜を使用し、このリンガラス膜の形成後、1000
℃付近の高温処理によりフローさせて段部を滑ら
かにする方法がある。しかしながら、この方法も
リンガラス膜を使用しなければならないというこ
と、1000℃付近の高温処理をしなければならない
ということの制限があるため、使用範囲が限定さ
れる。即ち、リンガラス膜の他にも層間絶縁膜と
しては気相成長による酸化膜、アルミナ膜、及び
プラズマ化学反応による酸化膜、窒化膜等があ
る。そして、これらの絶縁膜にはリンガラス膜に
はない有効な特性をものものがある。例えば、熱
的に安定であるとか、厚い膜厚が容易に得られる
とか、導電膜との密着性が良いとか、耐湿性に優
れているとか等である。さらに1000℃付近の高温
処理をしなければならないことにより、不純物拡
散領域の再拡散による回路素子の特性変化は避け
られないし、さらに下層導電膜として、アルミ膜
等の金属膜は使用できない等の問題が発生する。
同様の問題は下層導電膜と上層導電膜との電気
的接続のための層間絶縁膜に設ける開孔部の段部
でも発生する。
的接続のための層間絶縁膜に設ける開孔部の段部
でも発生する。
第１図は従来の半導体装置の一例の断面図であ
る。複数の回路素子（図中では省略）を含む半導
体基板１１を覆い、選択的に設けられた開孔部を
有する熱酸化膜１２の上面に第１層目の金属配線
１３，１３′が選択的に形成され、該金属配線１
３，１３′の上及びその他の熱酸化膜１２を覆つ
て気相成長の酸化膜による層間絶縁膜１４が形成
され、該層間絶縁膜１４に選択的に設けられた開
孔部１５を通じて第１層目の金属配線１３と電気
的に接続し、層間絶縁膜１４上に延在する第２層
目の金属配線１６が形成されている。
る。複数の回路素子（図中では省略）を含む半導
体基板１１を覆い、選択的に設けられた開孔部を
有する熱酸化膜１２の上面に第１層目の金属配線
１３，１３′が選択的に形成され、該金属配線１
３，１３′の上及びその他の熱酸化膜１２を覆つ
て気相成長の酸化膜による層間絶縁膜１４が形成
され、該層間絶縁膜１４に選択的に設けられた開
孔部１５を通じて第１層目の金属配線１３と電気
的に接続し、層間絶縁膜１４上に延在する第２層
目の金属配線１６が形成されている。
このような従来の半導体装置構造において、層
間絶縁膜１４に設けられた開孔部１５の段部１７
にはテーパーがつけられているが、第１層目の金
属配線１３，１３′の上とその他の領域との間で
生ずる段部１８，１８′，１８″が急峻なため、こ
の上に形成される第２層目の金属配線１６に膜厚
の薄い部分が発生し、第２層目の金属配線１６が
断線し易くなり、微細化への妨げとなるという欠
点があつた。
間絶縁膜１４に設けられた開孔部１５の段部１７
にはテーパーがつけられているが、第１層目の金
属配線１３，１３′の上とその他の領域との間で
生ずる段部１８，１８′，１８″が急峻なため、こ
の上に形成される第２層目の金属配線１６に膜厚
の薄い部分が発生し、第２層目の金属配線１６が
断線し易くなり、微細化への妨げとなるという欠
点があつた。
本発明の目的は、層間絶縁膜がリンガラスに限
定されず、高温処理を必要とせずに配線接続部の
段部に傾斜をもたせることができ、断線をなく
し、しかも微細化が可能な多層配線構造を有する
半導体装置の製造方法を提供することにある。
定されず、高温処理を必要とせずに配線接続部の
段部に傾斜をもたせることができ、断線をなく
し、しかも微細化が可能な多層配線構造を有する
半導体装置の製造方法を提供することにある。
本発明の半導体装置の製造方法は、半導体基板
を覆う第１の絶縁膜に開孔部を設ける工程と、該
開孔部の少なくとも一部を覆い、かつ第１の絶縁
膜上に延在する第１の導電膜を選択的に設ける工
程と、該第１の導電膜上及びその他の領域を覆う
第２の絶縁膜を被着させる工程と、該第２の絶縁
膜に少なくとも第１の導電膜に達する開孔部を設
ける工程と、該開孔部及びその他の第２の絶縁膜
上を覆う第３の絶縁膜を被着させた後、高速イオ
ンビームにより少なくとも前記第３の絶縁膜の一
部又は第３の絶縁膜と少なくとも第２の絶縁膜の
１部を除去する工程とを含んで構成される。
を覆う第１の絶縁膜に開孔部を設ける工程と、該
開孔部の少なくとも一部を覆い、かつ第１の絶縁
膜上に延在する第１の導電膜を選択的に設ける工
程と、該第１の導電膜上及びその他の領域を覆う
第２の絶縁膜を被着させる工程と、該第２の絶縁
膜に少なくとも第１の導電膜に達する開孔部を設
ける工程と、該開孔部及びその他の第２の絶縁膜
上を覆う第３の絶縁膜を被着させた後、高速イオ
ンビームにより少なくとも前記第３の絶縁膜の一
部又は第３の絶縁膜と少なくとも第２の絶縁膜の
１部を除去する工程とを含んで構成される。
次に本発明の実施例について図面を用いて説明
する。
する。
第２図ａ〜ｅは本発明の一実施例を説明するた
めの工程順に示した半導体チツプの断面図であ
る。
めの工程順に示した半導体チツプの断面図であ
る。
まず、第２図ａに示すように、複数個の回路素
子（図中では省略）を含む半導体基板３１を覆う
熱酸化膜３２に選択的に開孔部を設け、少なくと
も一つは該開孔部を覆う第１層目の金属配線３
３，３３′を選択的に形成し、続いて第１層目の
金属配線３３，３３′及びその他の熱酸化膜３２
の表面を覆う第１のプラズマ化学反応による窒化
膜３４を形成する。もし、第１層目の配線を金属
膜でなく、多結晶シリコン膜のような半導体薄膜
で形成した場合には、半導体基板内の回路素子の
少なくとも一部は、半導体薄膜を被着した後に不
純物を添加し、押込んで形成することも可能であ
る。又、プラズマ化学反応による窒化膜の膜厚は
約1.0μｍが最適である。又、この段階では問題の
段部３８，３８′，３８″，３８は急峻である。
子（図中では省略）を含む半導体基板３１を覆う
熱酸化膜３２に選択的に開孔部を設け、少なくと
も一つは該開孔部を覆う第１層目の金属配線３
３，３３′を選択的に形成し、続いて第１層目の
金属配線３３，３３′及びその他の熱酸化膜３２
の表面を覆う第１のプラズマ化学反応による窒化
膜３４を形成する。もし、第１層目の配線を金属
膜でなく、多結晶シリコン膜のような半導体薄膜
で形成した場合には、半導体基板内の回路素子の
少なくとも一部は、半導体薄膜を被着した後に不
純物を添加し、押込んで形成することも可能であ
る。又、プラズマ化学反応による窒化膜の膜厚は
約1.0μｍが最適である。又、この段階では問題の
段部３８，３８′，３８″，３８は急峻である。
次に、第２図ｂに示すように、プラズマ化学反
応による窒化膜３４に第１層目の金属配線３３に
達する開孔部３５を設ける。
応による窒化膜３４に第１層目の金属配線３３に
達する開孔部３５を設ける。
次に、第２図ｃに示すように、全面にほぼ均一
に再び第２のプラズマ化学反応による窒化膜３９
を形成する。この時のプラズマ化学反応による窒
化膜３９の膜厚は約0.5μｍが最適である。
に再び第２のプラズマ化学反応による窒化膜３９
を形成する。この時のプラズマ化学反応による窒
化膜３９の膜厚は約0.5μｍが最適である。
次に、第２図ｄに示すように、表面全体に高速
イオンビームを当てて前工程まで形成された窒化
膜３９の膜厚の一部をエツチングする。この処理
によりエツチング前に急峻であつた段部３８，３
８′，３８″，３８及び窒化膜に設けられた開孔
部の段部３７，３７′が緩やかな一定の傾斜角を
有するほぼ平らな面になる。こうして形成される
絶縁膜を３０１で表わすことにする。絶縁膜３０
１は窒化膜３４と３９とから成る場合もあるし、
窒化膜３９が除去されて窒化膜３４のみから成る
場合もある。この実施例のように膜３４と３９と
が共に窒化膜である場合両者の区別はつかなくな
る。これは高速イオンビームにより適当な物質を
エツチングした場合、イオンビームの入射方向に
対する角度によりエツチング速度が変わるためで
あり、通常の絶縁膜においては、この角度が約45
度の面でエツチング速度が最大になる性質を利用
している。即ち、半導体基板面に垂直にイオンビ
ームを当ててエツチングすると、半導体基板上に
あつた急峻な段は約45度の傾斜角を有するほぼ平
らな面にエツチングされることになる。さらにイ
オンビームの入射方向を半導体基板表面に対して
垂直方向からはずして斜めからあてると、段部の
傾斜角は45度より小さくなり、さらに緩やかにな
る。本実施例では、イオンビームを垂直にあて、
平面部で約0.5μｍの膜厚をエツチングしている。
それ故エツチング終了後には自動的に前に設けた
開孔部底面には第１層目の金属配線３３の表面が
露出される。
イオンビームを当てて前工程まで形成された窒化
膜３９の膜厚の一部をエツチングする。この処理
によりエツチング前に急峻であつた段部３８，３
８′，３８″，３８及び窒化膜に設けられた開孔
部の段部３７，３７′が緩やかな一定の傾斜角を
有するほぼ平らな面になる。こうして形成される
絶縁膜を３０１で表わすことにする。絶縁膜３０
１は窒化膜３４と３９とから成る場合もあるし、
窒化膜３９が除去されて窒化膜３４のみから成る
場合もある。この実施例のように膜３４と３９と
が共に窒化膜である場合両者の区別はつかなくな
る。これは高速イオンビームにより適当な物質を
エツチングした場合、イオンビームの入射方向に
対する角度によりエツチング速度が変わるためで
あり、通常の絶縁膜においては、この角度が約45
度の面でエツチング速度が最大になる性質を利用
している。即ち、半導体基板面に垂直にイオンビ
ームを当ててエツチングすると、半導体基板上に
あつた急峻な段は約45度の傾斜角を有するほぼ平
らな面にエツチングされることになる。さらにイ
オンビームの入射方向を半導体基板表面に対して
垂直方向からはずして斜めからあてると、段部の
傾斜角は45度より小さくなり、さらに緩やかにな
る。本実施例では、イオンビームを垂直にあて、
平面部で約0.5μｍの膜厚をエツチングしている。
それ故エツチング終了後には自動的に前に設けた
開孔部底面には第１層目の金属配線３３の表面が
露出される。
次に第２図ｅに示すように、第２層目の金属配
線３６を前記プラズマ化学反応による窒化膜で構
成された間絶縁膜３０１上及び開孔部３５を覆つ
て形成する。第３図ｄの所で述べた如く、段部３
８，３８′，３８″，３８及び開孔部３７，３
７′はほぼ等しい緩やかな傾斜角を有する平らな
面になつているため、第２層目の金属配線の問題
は起こらない。
線３６を前記プラズマ化学反応による窒化膜で構
成された間絶縁膜３０１上及び開孔部３５を覆つ
て形成する。第３図ｄの所で述べた如く、段部３
８，３８′，３８″，３８及び開孔部３７，３
７′はほぼ等しい緩やかな傾斜角を有する平らな
面になつているため、第２層目の金属配線の問題
は起こらない。
上記実施例の説明において、半導体基板内の回
路素子については省略したが、本発明はバイポー
ラ型トランジスタ、電界効果型トランジスタ、
PN接合ダイオード、金属−半導体ダイオード等
の能動素子及び抵抗、容量等の受動素子及びこれ
らの組み合せ素子等すべて適用可能である。又、
第１、第２、第３の絶縁膜については、熱酸化
膜、熱窒化膜、気相成長による酸化膜、窒化膜、
アルミナ膜、リンガラス膜、及びプラズマ化学反
応による酸化膜、窒化膜等、さらに、これらを含
む絶縁膜であれば適用可能である。さらにまた、
第１、第２の導電膜については金属薄膜以外にも
半導体薄膜、金属−半導体合金薄膜、及びこれら
を含む導電膜であれば適用可能である。
路素子については省略したが、本発明はバイポー
ラ型トランジスタ、電界効果型トランジスタ、
PN接合ダイオード、金属−半導体ダイオード等
の能動素子及び抵抗、容量等の受動素子及びこれ
らの組み合せ素子等すべて適用可能である。又、
第１、第２、第３の絶縁膜については、熱酸化
膜、熱窒化膜、気相成長による酸化膜、窒化膜、
アルミナ膜、リンガラス膜、及びプラズマ化学反
応による酸化膜、窒化膜等、さらに、これらを含
む絶縁膜であれば適用可能である。さらにまた、
第１、第２の導電膜については金属薄膜以外にも
半導体薄膜、金属−半導体合金薄膜、及びこれら
を含む導電膜であれば適用可能である。
以上説明したように、本発明によれば、層間絶
縁膜がリンガラスに限定されず、高温処理を必要
とせずに配線接続部の段部に傾斜をもたせること
ができ、断線をなくした半導体装置を製造するこ
とができる。
縁膜がリンガラスに限定されず、高温処理を必要
とせずに配線接続部の段部に傾斜をもたせること
ができ、断線をなくした半導体装置を製造するこ
とができる。
第１図は従来の半導体装置の一例の断面図、第
２図ａ〜ｅは本発明の一実施例を説明するための
工程順に示した半導体チツプの断面図である。 １１……半導体基板、１２……熱酸化膜、１
３，１３′……金属配線、１４……層間絶縁膜、
１５……開孔部、１６……金属配線、１７……段
部、１８，１８′，１８″……段部、３１……半導
体基板、３２……熱酸化膜、３３，３３′……金
属配線、３４……窒化膜、３５……開孔部、３６
……金属配線、３７，３７′……段部、３８，３
８′，３８″，３８……段部、３９……窒化膜、
３０１……絶縁膜。
２図ａ〜ｅは本発明の一実施例を説明するための
工程順に示した半導体チツプの断面図である。 １１……半導体基板、１２……熱酸化膜、１
３，１３′……金属配線、１４……層間絶縁膜、
１５……開孔部、１６……金属配線、１７……段
部、１８，１８′，１８″……段部、３１……半導
体基板、３２……熱酸化膜、３３，３３′……金
属配線、３４……窒化膜、３５……開孔部、３６
……金属配線、３７，３７′……段部、３８，３
８′，３８″，３８……段部、３９……窒化膜、
３０１……絶縁膜。
Claims (1)
- １ 半導体基板を覆う第１の絶縁膜に開孔部を設
ける工程と、該開孔部の少なくとも一部を覆いか
つ第１の絶縁膜上に延在する第１の導電膜を選択
的に設ける工程と、該第１の導電膜上及びその他
の領域を覆う第２の絶縁膜を被着させる工程と、
該第２の絶縁膜に少なくとも前記第１の導電膜に
達する開孔部を設ける工程と、該開孔部及びその
他の第２の絶縁膜上を覆う第３の絶縁膜を被着さ
せた後、高速イオンビームにより少なくとも前記
第３の絶縁膜の一部又は第３の絶縁膜と少なくと
も第２の絶縁膜の一部を除去する工程とを含むこ
とを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10352981A JPS586149A (ja) | 1981-07-02 | 1981-07-02 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10352981A JPS586149A (ja) | 1981-07-02 | 1981-07-02 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS586149A JPS586149A (ja) | 1983-01-13 |
| JPS637463B2 true JPS637463B2 (ja) | 1988-02-17 |
Family
ID=14356416
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10352981A Granted JPS586149A (ja) | 1981-07-02 | 1981-07-02 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS586149A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2586434B2 (ja) * | 1987-08-21 | 1997-02-26 | 株式会社デンソー | 磁気検出装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52156375A (en) * | 1976-06-22 | 1977-12-26 | Nippon Electric Co | Method of producing multilayer circuit substrate |
-
1981
- 1981-07-02 JP JP10352981A patent/JPS586149A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS586149A (ja) | 1983-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6639303B2 (en) | Integrated circuits and methods for their fabrication | |
| US3456335A (en) | Contacting arrangement for solidstate components | |
| KR20000023210A (ko) | 반도체 디바이스 및 그 제조 방법 | |
| JPS61112356A (ja) | 集積回路に貫通導体を形成する方法 | |
| JP2001185551A (ja) | 半導体装置の構造及び製造方法 | |
| JPS637463B2 (ja) | ||
| JPS6161698B2 (ja) | ||
| JPS5886746A (ja) | 半導体装置 | |
| JPS6160580B2 (ja) | ||
| JPS61196555A (ja) | 多層配線の形成方法 | |
| JPS62179723A (ja) | 半導体装置の製造方法 | |
| JPH0611044B2 (ja) | 半導体装置の製造方法 | |
| JPS6151917A (ja) | 半導体装置の製造方法 | |
| JPS60180143A (ja) | 半導体装置 | |
| JPS58131752A (ja) | 多層配線形成方法 | |
| JP3447896B2 (ja) | Ｓｏｇ塗布膜の形成方法およびこれを用いた配線構造の形成方法 | |
| JPH01230269A (ja) | 半導体集積回路装置 | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPS63169042A (ja) | 半導体装置の製造方法 | |
| JPS6143855B2 (ja) | ||
| JPS62137852A (ja) | 半導体装置の製造方法 | |
| JPS62166547A (ja) | 多層配線構造体の形成方法 | |
| JPS5831557A (ja) | 半導体装置 | |
| JPH01241845A (ja) | 半導体装置の製造方法 | |
| JPS6334956A (ja) | 半導体装置の製造方法 |