JPS62137852A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS62137852A JPS62137852A JP27970185A JP27970185A JPS62137852A JP S62137852 A JPS62137852 A JP S62137852A JP 27970185 A JP27970185 A JP 27970185A JP 27970185 A JP27970185 A JP 27970185A JP S62137852 A JPS62137852 A JP S62137852A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- films
- substrate
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 8
- 238000010884 ion-beam technique Methods 0.000 claims abstract description 6
- 238000005530 etching Methods 0.000 claims abstract description 5
- 239000000463 material Substances 0.000 claims description 10
- 230000001678 irradiating effect Effects 0.000 claims description 2
- 239000011229 interlayer Substances 0.000 abstract description 23
- 230000001154 acute effect Effects 0.000 abstract description 6
- 238000000992 sputter etching Methods 0.000 abstract description 2
- 230000015556 catabolic process Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 15
- 239000011521 glass Substances 0.000 description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 6
- 238000009413 insulation Methods 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000001947 vapour-phase growth Methods 0.000 description 2
- 241000951471 Citrus junos Species 0.000 description 1
- 101100145155 Escherichia phage lambda cIII gene Proteins 0.000 description 1
- 235000014121 butter Nutrition 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000006260 foam Substances 0.000 description 1
- 210000004907 gland Anatomy 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
Landscapes
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に多層配線構
造金石する半導体装置の製造方法に関する０ 〔匠米の技術〕 近年、半導体装置はますます晶集積化・１６否度化が進
む頭囲にあり、それに伴って回路素子、専逼族バター７
の倣ｌｄ化とともに４４膜の多ノー化が行なわれるよう
になってきている。しかしながら４１１ｉ換パターンの
微細化と尋′框腺の多ノー化を両立させることは困難で
あった。即ち微細化の面からはＦ層４電膜パターンの端
部側面は下地に対して垂直であることが望ましいが、下
層４電換パターンの“端部側面金下地に対して垂直にす
るとｆ層導電膜パターンの端部の層間、館縁膜に急峻な
段が形成され、この急峻な段の疋め上層導電膜に断、謡
が生じ易い。
造金石する半導体装置の製造方法に関する０ 〔匠米の技術〕 近年、半導体装置はますます晶集積化・１６否度化が進
む頭囲にあり、それに伴って回路素子、専逼族バター７
の倣ｌｄ化とともに４４膜の多ノー化が行なわれるよう
になってきている。しかしながら４１１ｉ換パターンの
微細化と尋′框腺の多ノー化を両立させることは困難で
あった。即ち微細化の面からはＦ層４電膜パターンの端
部側面は下地に対して垂直であることが望ましいが、下
層４電換パターンの“端部側面金下地に対して垂直にす
るとｆ層導電膜パターンの端部の層間、館縁膜に急峻な
段が形成され、この急峻な段の疋め上層導電膜に断、謡
が生じ易い。
従来、この問題点の解決方法とし″ｃＩｉｉ間絶縁■Ａ
としてリンガラス膜を使用し、この９ツガラス膜を被着
形成後１０００℃付近の高温熱処理でリフローさせ、リ
ンガラス族の表面を滑らかにする方法：）几 が携案されている。
としてリンガラス膜を使用し、この９ツガラス膜を被着
形成後１０００℃付近の高温熱処理でリフローさせ、リ
ンガラス族の表面を滑らかにする方法：）几 が携案されている。
上述した促米の半導体装置の製造方法は、リンガラス膜
を層間絶縁族として使用するので、導電膜パターンの微
細化・導電膜の多層化に対して効果はめるものの高温熱
処理が必要なこと及び層間絶縁膜はリンカラス族でなけ
れはならないとい９制ホヲかめシ、その制約のためその
便用ｉ１２囲が限定されてしまう欠点を有している。即
ち１０００”（ｉ付近の高温熱処理か必要なため不純物
拡散領域の再″ 拡散による回路素子の特性変化が起
き易く、史に下層導電膜として通常便用されているＡｕ
、 ＡＪ等が使用でさす下層４電膜の材質が限定され
てしまう。また、層間絶縁膜としては、リンガラス族だ
けでなく気相成長による酸化膜及びプラズマ化学反応に
よる酸化族、窒化膜＃がめシこれらの絶縁膜はリンガラ
ス膜に比べて耐湿性・パシベーション効果及び導電膜と
の密着性などの点で優れた特性を有するがこれらの膜を
使用できない。
を層間絶縁族として使用するので、導電膜パターンの微
細化・導電膜の多層化に対して効果はめるものの高温熱
処理が必要なこと及び層間絶縁膜はリンカラス族でなけ
れはならないとい９制ホヲかめシ、その制約のためその
便用ｉ１２囲が限定されてしまう欠点を有している。即
ち１０００”（ｉ付近の高温熱処理か必要なため不純物
拡散領域の再″ 拡散による回路素子の特性変化が起
き易く、史に下層導電膜として通常便用されているＡｕ
、 ＡＪ等が使用でさす下層４電膜の材質が限定され
てしまう。また、層間絶縁膜としては、リンガラス族だ
けでなく気相成長による酸化膜及びプラズマ化学反応に
よる酸化族、窒化膜＃がめシこれらの絶縁膜はリンガラ
ス膜に比べて耐湿性・パシベーション効果及び導電膜と
の密着性などの点で優れた特性を有するがこれらの膜を
使用できない。
不発明の半導体装置の製造方法は、所定形状の下層導電
ｐＡを有する半導体基板上に第１の絶縁膜を形成する工
程と、前記第１の絶縁膜の上方から前記基板表面に垂直
にイオンビームを照射し、前記下層４電膜側面の第１の
絶縁膜表面をその材料に特有の最小エツチング速度を有
する面に加工する工程と、前記第１の絶縁膜に接し、第
２の絶縁膜を形成する工程と、前記第２の絶縁膜上に所
定形状の上層導電膜を形成する工程を含むことを特徴と
する。
ｐＡを有する半導体基板上に第１の絶縁膜を形成する工
程と、前記第１の絶縁膜の上方から前記基板表面に垂直
にイオンビームを照射し、前記下層４電膜側面の第１の
絶縁膜表面をその材料に特有の最小エツチング速度を有
する面に加工する工程と、前記第１の絶縁膜に接し、第
２の絶縁膜を形成する工程と、前記第２の絶縁膜上に所
定形状の上層導電膜を形成する工程を含むことを特徴と
する。
次に、本発明について図面を参照して説明する。
第１図〜第５図は本発明の一実施例の工程順縦断面図で
ある。
ある。
まず、第１図に示すように、複数個の回路素子（図示せ
ず）を含む半導体基板１１を覆い、選択的に設けられた
開孔部を有する酸化膜１２の上に、この開孔部の少なく
とも一部＃覆い、かつ酸化膜１２上に延在する下層４を
膜１３，１３’を選択的に形成する。
ず）を含む半導体基板１１を覆い、選択的に設けられた
開孔部を有する酸化膜１２の上に、この開孔部の少なく
とも一部＃覆い、かつ酸化膜１２上に延在する下層４を
膜１３，１３’を選択的に形成する。
次に、第２図に示すように、下層導電膜」３゜１３′及
びその他の酸化膜１２の表面を覆う第１のノー間絶縁膜
１４ｔ−形成する。
びその他の酸化膜１２の表面を覆う第１のノー間絶縁膜
１４ｔ−形成する。
仄に、第３図に示すように、第１の層間絶縁膜１４の上
方から半導体基板１１の表面に垂直にイオンビームを照
射する。このイオンビームの物理的反応全利用すること
によシ、下層導電膜１３゜１３′上面及び酸化膜１２上
の第１の層間絶縁膜１４の一部を均一にエツチング除去
するとともに、下層導電膜１３，１３’の１０面の第１
の層間絶縁膜１４表面が基板表面に対して鋭角金なす最
小エツチング速度を有する面に加工する。この角度は、
第１の層間絶縁膜１４・材料の種類とイオンビームの照
射方間によって決まるので基板表面と一定の傾斜角（鋭
角）を有する面が安定に形成できる。
方から半導体基板１１の表面に垂直にイオンビームを照
射する。このイオンビームの物理的反応全利用すること
によシ、下層導電膜１３゜１３′上面及び酸化膜１２上
の第１の層間絶縁膜１４の一部を均一にエツチング除去
するとともに、下層導電膜１３，１３’の１０面の第１
の層間絶縁膜１４表面が基板表面に対して鋭角金なす最
小エツチング速度を有する面に加工する。この角度は、
第１の層間絶縁膜１４・材料の種類とイオンビームの照
射方間によって決まるので基板表面と一定の傾斜角（鋭
角）を有する面が安定に形成できる。
次に、第４図に示すように、第１の層間絶縁膜１４の表
面を核う工うに第２の層間絶縁膜１５を形成する。
面を核う工うに第２の層間絶縁膜１５を形成する。
矢に、第５図に示すように、第１の層間絶縁膜１４及び
第２の層間絶縁族１５に下層導電膜１３表面に達する開
孔部を形成し、この開孔部の少なくとも一部を覆いかつ
第２の層間絶縁膜１５上に延在するように、上Ｊ＠４電
膜１６を選択的に形成する。
第２の層間絶縁族１５に下層導電膜１３表面に達する開
孔部を形成し、この開孔部の少なくとも一部を覆いかつ
第２の層間絶縁膜１５上に延在するように、上Ｊ＠４電
膜１６を選択的に形成する。
この結果、第１の層間絶縁膜１４の上に形成される第２
の層間絶縁族１５に急峻な段が発生せず、そのため上層
導電膜１６に膜厚の薄い部分や亀裂が発生しない多層配
線構造が形成され、かつま几下Ｊ−導電膜の側面が下地
に対して垂直であるため、下ノー導電膜パターンの微細
化に有効である。
の層間絶縁族１５に急峻な段が発生せず、そのため上層
導電膜１６に膜厚の薄い部分や亀裂が発生しない多層配
線構造が形成され、かつま几下Ｊ−導電膜の側面が下地
に対して垂直であるため、下ノー導電膜パターンの微細
化に有効である。
なお、上記実施例において、第１の層間絶縁膜の一部を
除去後、さらに第２の眉間絶縁膜を形成している理由は
、気相成長による酸化膜、プラズマ反応による酸化膜及
び窒化膜などでは層間絶縁族として１．０−１５μｍの
厚さが必要であるか、層間絶縁膜を平担化するために、
エツチング除去される厚みヲあらかじめ余分に形成して
２くことは層間絶縁族にり２ツクなど妙Ｓ発生し易く好
ましくないためである。また、上記の実施例において、
第１の層間絶縁膜と第２の層間絶縁膜の材質えついて特
に限定していないが、本発明では同一材質又は異績材買
どちらでもで・壕わない。さらに、本発明は第１の層間
泡縁膜の材質としてはイオンエツチング可能な材質であ
れは適用可能でめシ、その応用範囲は惨めで太きい。
除去後、さらに第２の眉間絶縁膜を形成している理由は
、気相成長による酸化膜、プラズマ反応による酸化膜及
び窒化膜などでは層間絶縁族として１．０−１５μｍの
厚さが必要であるか、層間絶縁膜を平担化するために、
エツチング除去される厚みヲあらかじめ余分に形成して
２くことは層間絶縁族にり２ツクなど妙Ｓ発生し易く好
ましくないためである。また、上記の実施例において、
第１の層間絶縁膜と第２の層間絶縁膜の材質えついて特
に限定していないが、本発明では同一材質又は異績材買
どちらでもで・壕わない。さらに、本発明は第１の層間
泡縁膜の材質としてはイオンエツチング可能な材質であ
れは適用可能でめシ、その応用範囲は惨めで太きい。
以上説明したように本発明は、半導体基板上に形成され
た下層４電膜を覆う絶縁膜の一部をイオンエツチング可
能除去することによシ、下層４電膜の側面を覆う絶縁膜
表面が基板表面と特有の鋭角を有するようにする。引き
続き、絶縁膜を形成することに工す下層導電膜の上面及
び側面が十分な厚さのＩ！！３縁膜で覆われ、かつ下層
導電膜の側面が傾斜面を有する絶縁膜で核われる。その
結果、上層流電膜に断線が発生せず４を膜の多層化に対
して有効である。さらに本発明は、下層導電膜の側面を
下地に対して垂直にでき、下層導′ｖｔ、膜パターンの
微細化に対して極めて有効である。また、絶縁膜として
柚々の材料が使用できるのでその工業的価値は極めて大
きい。
た下層４電膜を覆う絶縁膜の一部をイオンエツチング可
能除去することによシ、下層４電膜の側面を覆う絶縁膜
表面が基板表面と特有の鋭角を有するようにする。引き
続き、絶縁膜を形成することに工す下層導電膜の上面及
び側面が十分な厚さのＩ！！３縁膜で覆われ、かつ下層
導電膜の側面が傾斜面を有する絶縁膜で核われる。その
結果、上層流電膜に断線が発生せず４を膜の多層化に対
して有効である。さらに本発明は、下層導電膜の側面を
下地に対して垂直にでき、下層導′ｖｔ、膜パターンの
微細化に対して極めて有効である。また、絶縁膜として
柚々の材料が使用できるのでその工業的価値は極めて大
きい。
第１図乃至第５図Ｖ、ｒ＋発明の一災施しリゲ示す工性
ｊ−４断面図である。 １１・・・・・・半得体基板、１２・・・・・・酸化族
、１３゜１３′ ・・・・・下層２４屯ｋ、１４，１５
・・・・・・絶縁膜、１６・・・・・・下層導電膜。 代理人 弁理士 内 原 、、。 ＼′ 図 図 因 −へ （１） 服 狭 狭 Ｘ区 寸 ［Ｆ］ 載駅
ｊ−４断面図である。 １１・・・・・・半得体基板、１２・・・・・・酸化族
、１３゜１３′ ・・・・・下層２４屯ｋ、１４，１５
・・・・・・絶縁膜、１６・・・・・・下層導電膜。 代理人 弁理士 内 原 、、。 ＼′ 図 図 因 −へ （１） 服 狭 狭 Ｘ区 寸 ［Ｆ］ 載駅
Claims (1)
- 所定形状の下層導電膜を有する半導体基板上に第１の
絶縁膜を形成する工程と、前記第１の絶縁膜の上方から
前記基板表面に垂直にイオンビームを照射し、前記下層
導電膜側面の第１の絶縁膜表面をその材料に特有の最小
エッチング速度を有する面に加工する工程と、前記第１
の絶縁膜に接し第２の絶縁膜を形成する工程と、前記第
２の絶縁膜上に所定形状の上層導電膜を形成する工程を
含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27970185A JPS62137852A (ja) | 1985-12-11 | 1985-12-11 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27970185A JPS62137852A (ja) | 1985-12-11 | 1985-12-11 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62137852A true JPS62137852A (ja) | 1987-06-20 |
Family
ID=17614669
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27970185A Pending JPS62137852A (ja) | 1985-12-11 | 1985-12-11 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62137852A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5714783A (en) * | 1991-12-17 | 1998-02-03 | Texas Instruments Incorporated | Field-effect transistor |
-
1985
- 1985-12-11 JP JP27970185A patent/JPS62137852A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5714783A (en) * | 1991-12-17 | 1998-02-03 | Texas Instruments Incorporated | Field-effect transistor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02504092A (ja) | 積層回路における層間導電路の製造 | |
| US5093710A (en) | Semiconductor device having a layer of titanium nitride on the side walls of contact holes and method of fabricating same | |
| JPS6144470A (ja) | 集積回路チップにおける金属充填方法 | |
| US3359467A (en) | Resistors for integrated circuits | |
| JPS62137852A (ja) | 半導体装置の製造方法 | |
| WO1987002828A1 (en) | Glass intermetal dielectric | |
| JPS62179723A (ja) | 半導体装置の製造方法 | |
| JPS6386455A (ja) | 半導体装置 | |
| KR100199526B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JPS637463B2 (ja) | ||
| JPS6334956A (ja) | 半導体装置の製造方法 | |
| JPS6161698B2 (ja) | ||
| KR910000807Y1 (ko) | 반도체소자의 다층배선구조 | |
| JPS62250655A (ja) | 半導体装置およびその製造方法 | |
| JPH02170420A (ja) | 半導体素子の製造方法 | |
| KR0147648B1 (ko) | 반도체 장치의 층간절연층 평탄화방법 | |
| KR100260521B1 (ko) | 반도체 소자의 제조 방법 | |
| JPS6151917A (ja) | 半導体装置の製造方法 | |
| JPS60115265A (ja) | 半導体装置及びその製造方法 | |
| JPS61164239A (ja) | 半導体装置 | |
| JPH10326704A (ja) | 薄膜抵抗器の製造方法 | |
| JPS5969930A (ja) | 半導体装置の製造方法 | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPS639952A (ja) | 半導体装置の製造方法 | |
| JPH01123434A (ja) | 配線層を有する半導体装置 |