JPS6376460A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS6376460A
JPS6376460A JP61219796A JP21979686A JPS6376460A JP S6376460 A JPS6376460 A JP S6376460A JP 61219796 A JP61219796 A JP 61219796A JP 21979686 A JP21979686 A JP 21979686A JP S6376460 A JPS6376460 A JP S6376460A
Authority
JP
Japan
Prior art keywords
palladium
titanium
gold
gold bump
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61219796A
Other languages
English (en)
Inventor
Akira Tabata
田畑 晃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP61219796A priority Critical patent/JPS6376460A/ja
Publication of JPS6376460A publication Critical patent/JPS6376460A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/012Manufacture or treatment of bump connectors, dummy bumps or thermal bumps

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要〕 アルミニウム上に金バンプ下のチタン/パラジウムバリ
ヤメタル層をエツチングする際、パラジウムのサイドエ
ッチを防止する。
〔産業上の利用分野〕
本発明は半導体装置の製造方法に係り、より詳しく述べ
ると、アルミニウムバンド上に金バンブを形成する方法
に関する。
〔従来の技術〕
従来の方法では、アルミニウムバンプ上に金バンプを形
成する場合、第1図を参照すると、アルミニウム配線1
上に絶縁層2を形成し、絶縁層2に開口部を設けてパッ
ドとし、その上にチタン膜3とパラジウム膜4からなる
バリヤメタル層を形成する。アルミニウムと金は絶縁性
の合金を形成するのでこれを防止するためにバリヤ層と
してチタン膜3が形成され、パラジウム膜4は金の密着
性を向上させるために用いる0次いでレジスト(図示せ
ず)を塗布し、パッド上にバンブ形成用の開口部を設け
て、その開口部内に金メッキを行なって金バンブ5を形
成する。レジストを除去後、金バンプ5をマスクとして
硝酸と塩酸の混合液(王水)でパラジウム膜4を、希フ
ン化水素酸でチタンを選択的にエツチングし、金バンプ
5下以外のバリヤメタルを除去する(第2図)。
〔発明が解決しようとする問題点〕
上記の如き方法では、王水でパラジウム膜4をエツチン
グする際にサイドエッチがはげしく、制御が困難である
ため、絶縁層2の開口部内のアルミニウム配線l上のパ
ラジウムにまでサイドエッチが進行し、その結果、チタ
ンのエツチングの際に、フン化水素酸によりチタン膜3
下のアルミニウム配線1までエツチングされるという不
都合がある。
〔問題点を解決するための手段〕
本発明は、上記問題点を解決するために、パラジウム膜
を硝酸と塩酸とフッ化水素酸の混合液でエツチングする
ものである。この混合液によればパラジウムのサイドエ
ッチは防止される。
バリヤ層において、白金もパラジウムと同様に作用し、
またチタンタングステン、窒化チタンもチタンと同様に
作用するので、本発明の方法はこれらを用いたバリヤ層
にも適用される。
第3図は硝酸と塩酸の1〜1混合液(王水)に混合する
フッ化水素酸の濃度を増やした場合のパラジウムとチタ
ンのエツチング速度およびパラジウムのサイドエッチ速
度を表わすグラフである。
フン化水素酸の混合量が増加するにつれてパラジウムの
サイドエッチ量が減少することがわかる。
しかし、フッ化水素酸を増やしすぎるとパラジウムのエ
ツチング速度も低下するようになるので、好ましいフッ
化水素酸の混合量は、パラジウムのサイドエッチが実質
的に防止され、かつパラジウムのエツチング速度がチタ
ンのエツチング速度より大きい範囲内(図中の斜線部)
である。HNO3:H(Itカ1 : Iニ対してHF
が0.4〜0.6が好ましい。HFが0.2程度ではサ
イドエッチ防止の効果が小さく、また1程度になるとチ
タンが先にエツチングされてパラジウムが膜として残る
ようになる。
〔実施例〕
第1図を参照すると、基板10上のアルミニウム配線l
上にPSGまたはプラズマ5iJa層2を厚み1〜2μ
mに形成し、アルミニウム配線lのパッド部に100μ
m口程度の開口部を形成する。
次いで全面にチタン膜3およびパラジウム膜4をそれぞ
れ0.3μm程度堆積する。
レジスト(図示せず)を20〜30μmの厚みに塗布後
、そのレジストに、バンプ形成部すなわちパッド上にP
SGまたはp 5iJnJI2の開口部より僅かに大き
い開口部を形成し、金メッキを行なう。金メッキは10
〜30μmの厚みとする。レジストを除去すると金バン
ブ5が形成される。
ここで、本発明により、llN0:l : lIC4:
 HFが1:1:0.5〜0.6の混合液を用いてエツ
チングしてパラジウム膜4の金バンプ5下以外の部分を
除去する。エツチング時間はlO〜30秒程度でよい。
それから、希フン化水素酸を用いてチタンを同様にバタ
ーニングし、水洗する。
得られたパッド部はパラジウムのサイドエッチはなく、
アルミニウムもコニノチングされてぃながった(第2図
)。
〔発明の効果〕
本発明によれば、アルミニウム配線上の金ハンプ形成に
おいて、バリヤメタルであるパラジウム、白金のサイド
エッチが防止されるので、その下のチタン等をエツチン
グするときアルミニウム配線までエツチングされること
がなく、信頼性が向上する。
【図面の簡単な説明】
第1図および第2図はアルミニウム配線上に金バンブを
形成する工程要部を表わす断面図、第3図は王水にフン
化水素酸を混ぜたエツチング液でエツチングしたときの
パラジウム膜のエツチング特性を表わすグラフ図である
。 1・・・アルミニウム配線、  2・・・絶縁層、3・
・・チタン層、      4・・・パラジウム層、5
・・・金バンプ、     lO・・・基板。

Claims (1)

    【特許請求の範囲】
  1. 1、アルミニウム配線上に絶縁層を形成し、該絶縁層に
    開口部を設けて上記アルミニウム配線を露出させてバン
    プ形成用パッドとし、該パッド上および上記絶縁層上に
    チタン、チタンタングステンまたは窒化チタン膜、その
    上にパラジウムまたは白金膜を形成してバリヤ層とし、
    該バリヤ層上にマスク層を形成し、該マスク層の上記パ
    ッド上方に開口部を形成し、該開口部下に露出した上記
    バリヤ層上に金メッキして金バンプを形成し、上記マス
    ク層を除去し、該金バンプをマスクとして上記バリヤ層
    の該金バンプ下以外の部分を選択的に除去して金バンプ
    を形成する工程を含む半導体装置の製造方法において、
    上記バリヤ層を選択的に除去する際に、硝酸と塩酸とフ
    ッ化水素酸の混合液で上記パラジウムまたは白金膜をエ
    ッチングすることを特徴とする方法。
JP61219796A 1986-09-19 1986-09-19 半導体装置の製造方法 Pending JPS6376460A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61219796A JPS6376460A (ja) 1986-09-19 1986-09-19 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61219796A JPS6376460A (ja) 1986-09-19 1986-09-19 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS6376460A true JPS6376460A (ja) 1988-04-06

Family

ID=16741164

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61219796A Pending JPS6376460A (ja) 1986-09-19 1986-09-19 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS6376460A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5393696A (en) * 1990-12-03 1995-02-28 Grumman Aerosace Corp. Method for forming multilayer indium bump contacts
JP2011055033A (ja) * 2009-08-31 2011-03-17 Kyocera Kinseki Corp 圧電発振器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5393696A (en) * 1990-12-03 1995-02-28 Grumman Aerosace Corp. Method for forming multilayer indium bump contacts
JP2011055033A (ja) * 2009-08-31 2011-03-17 Kyocera Kinseki Corp 圧電発振器

Similar Documents

Publication Publication Date Title
JP2772801B2 (ja) チタニウム・タングステンおよび/またはチタニウム・タングステン・ナイトライドを化学的にエッチングする方法
US5492235A (en) Process for single mask C4 solder bump fabrication
US5130275A (en) Post fabrication processing of semiconductor chips
JPS6149819B2 (ja)
JPS63305518A (ja) 半導体デバイスの製造方法
JPS59154041A (ja) 半導体装置の電極形成方法
JPS6376460A (ja) 半導体装置の製造方法
JPS63249346A (ja) 集積回路チップにおけるパツドとその形成方法
JP3028519B2 (ja) 半導体集積回路の製造方法
JPS6193629A (ja) 半導体装置の製造方法
JPS5815254A (ja) 半導体素子の製造方法
JP2644079B2 (ja) 半導体集積回路
JP3110795B2 (ja) 半導体装置の製造方法
JPS6240770A (ja) 半導体装置の製造方法
JPH02220440A (ja) 半導体装置の製造方法
JP2000357701A (ja) 半導体装置及びその製造方法
JPH01146343A (ja) 半導体装置及びその製造方法
JP2583331B2 (ja) 半導体装置の製造方法
JPS58192351A (ja) 半導体装置の製造方法
JPH09275098A (ja) エッチング方法
JPH01155641A (ja) 半導体集積回路装置
JPS6019661B2 (ja) 電極形成法
JPH03295243A (ja) 半導体装置の製造方法
JPH0251231A (ja) 半導体装置の配線形成方法
JP2001176961A (ja) 半導体装置及び製造方法